| 大会名称 |
|---|
| 2017年 情報科学技術フォーラム(FIT) |
| 大会コ－ド |
| F |
| 開催年 |
| 2017 |
| 発行日 |
| 2017-09-05 |
| セッション番号 |
| 2F |
| セッション名 |
| パターン認識・最適化 |
| 講演日 |
| 2017/09/12 |
| 講演場所(会議室等) |
| 2号館4階 242号講義室 |
| 講演番号 |
| CH-011 |
| タイトル |
| FPGAのための小型5×5、7×7メディアンフィルタ |
| 著者名 |
| 依田晴夫, |
| キーワード |
| メディアンフィルタ, FPGA, リアルタイム, 画像処理, 並列回路 |
| 抄録 |
| メディアンフィルタは、その有効さにも関わらずソーティング処理を基本とした計算量の多さから小型高速化が難しく、一般に広く適用されるまでには至っていない。本論文では計算量を減らす方法として、処理量の多い５×５、７×７ウィンドウサイズのメディアンフィルタを対象に、縦、横、斜め方向の部分ソート処理を組み合わせた新たなアルゴリズムを提案する。提案アルゴリズムをFPGAを用いた並列リアルタイム回路として構成すれば、従来方式回路のそれぞれ1/2.8、1/3.8程度にリソース量を削減できる。更に、ウィンドウ内有効画素のみからのメディアン計算へと機能拡張することも容易である。 |
| 本文pdf |
| PDF download (506.8KB) |