| 大会名称 |
|---|
| 2021年 情報科学技術フォーラム(FIT) |
| 大会コ－ド |
| F |
| 開催年 |
| 2021 |
| 発行日 |
| 2021-08-12 |
| セッション番号 |
| 2b |
| セッション名 |
| ニューラルネットワーク実装 |
| 講演日 |
| 2021/08/25 |
| 講演場所(会議室等) |
| b |
| 講演番号 |
| C-002 |
| タイトル |
| FPGA実装に向けた部分2値化CNNの蒸留に基づく精度向上 |
| 著者名 |
| 笠島華乃, 黒木修隆, 沼 昌宏, |
| キーワード |
| ニューラルネットワーク, Convolutional Neural Network, FPGA, 蒸留 |
| 抄録 |
| 従来，FPGAによるCNN実装のために部分2値化等のリソース削減手法を採用すると，精度低下を招く点に問題があった。本稿では，FPGA実装を前提とした部分2値化CNNを対象として，大規模モデルの結果を小規模モデルに反映する蒸留に基づく精度向上手法を提案する。具体的には，大規模モデルにアンサンブル学習を加えた教師モデルをもとに，部分2値化CNNを学習させることで精度向上を図る。Pythonを用いた評価の結果，0.9pt～3.7pt精度が向上する効果を確認した。さらに，FPGAリソース数に関して，部分2値化によってLUT：95%以上，FF：99%以上，BRAM：87%以上の削減効果を確認した。 |
| 本文pdf |
| PDF download (464.8KB) |