| 大会名称 |
|---|
| 2010年 情報科学技術フォーラム(FIT) |
| 大会コ－ド |
| F |
| 開催年 |
| 2010 |
| 発行日 |
| 2010/8/20 |
| セッション番号 |
| 4Q |
| セッション名 |
| 設計技術と再構成可能システム |
| 講演日 |
| 2010/09/08 |
| 講演場所(会議室等) |
| Q会場（ウエスト2号館3F 第5講義室） |
| 講演番号 |
| C-002 |
| タイトル |
| 上位ハードウェア設計言語Melasy+によるVHDLコード生成と動作検証 |
| 著者名 |
| 白鳥 航亮, 和崎 克己, |
| キーワード |
| ハードウェアコンパイラ, VHDL, 上位設計, Melasy+, モデル検査, バスアービタ |
| 抄録 |
|
現在筆者らが開発中の上位ハードウェア設計言語 Melasy+ は、上位設計から 中間言語系を経由し、様々なターゲットコード生成が可能なハードウェアコン パイラ系である。従来生成可能なターゲットコードは、モデル検査器NuSMV用 であったが、今回、ハードウェア記述言語VHDLのコード生成器を拡張した。 ケーススタディとして、並列決定型バスアービタの Melasy+による上位設計 に対して、モデル検査器NuSMVによる要求仕様の検証とともに、VHDLコード 生成とシミュレータによる動作検証を同時に行った。 |
| 本文pdf |
| PDF download (688.8KB) |