| 大会名称 |
|---|
| 2009年 情報科学技術フォーラム(FIT) |
| 大会コ－ド |
| F |
| 開催年 |
| 2009 |
| 発行日 |
| 2009/8/20 |
| セッション番号 |
| 7C |
| セッション名 |
| ディペンダブルシステム |
| 講演日 |
| 2009/09/04 |
| 講演場所(会議室等) |
| C会場（9号館1F 913教室） |
| 講演番号 |
| C-035 |
| タイトル |
| ハードウェア上位設計HDCamlから形式記述言語LOTOSへのコード生成と論理回路ライブラリの構築 |
| 著者名 |
| 桑島 芳朗, 和崎 克己, |
| キーワード |
| ハードウェア記述言語, 上位設計, 論理ゲートライブラリ, HDCaml, LOTOS, RTL |
| 抄録 |
|
LOTOSはプロセス代数に基づく並列計算モデルのための形式記述言語である。 LOTOS上で論理回路を記述するための演算素子ライブラリDILLがある （Turner,1998）。しかし、LOTOS記述の厳密性と、クラシカルなm4マクロ 言語による展開手法のため、実規模な回路設計は困難であった。本研究では、 HDCamlという関数型言語ObjectCamlで書かれたハードウェア上位設計向け のシンタックス・シュガーを用いて、演算素子ライブラリを改めて構築し、 LOTOSコードへの変換を行うことで、上位記述言語の機能を利用しつつ、 記述性の向上を図ることを狙いとしている。現在、基本的な論理ゲート素子 (AND,OR,セレクタ)からなるライブラリについて、LOTOSコード生成器を 開発している。ObjectCamlは、クラスの管理や再利用性、データ駆動によ るインスタンスの動的生成など、ライブラリ構築上での様々な機能を有する ので、HDCaml記述での複合回路素子(高速加算器,ALU)などのライブラリ を順次構成していく。 |
| 本文pdf |
| PDF download (388.7KB) |