| 大会名称 |
|---|
| 2009年 情報科学技術フォーラム(FIT) |
| 大会コ－ド |
| F |
| 開催年 |
| 2009 |
| 発行日 |
| 2009/8/20 |
| セッション番号 |
| 1C |
| セッション名 |
| システムLSI設計技術 |
| 講演日 |
| 2009/09/02 |
| 講演場所(会議室等) |
| C会場（9号館1F 913教室） |
| 講演番号 |
| C-010 |
| タイトル |
| 仮想出力キューイング方式に基づいた低遅延ルータのFPGA実装・評価 |
| 著者名 |
| グェン チュオン・ソン, 上原子 正利, 小柳 滋, |
| キーワード |
| Network-on-Chip, ルータ, 仮想出力キューイング, FPGA |
| 抄録 |
| 近年、SoCにおけるコミュニケーションに対して高性能、低遅延、スケーラビリティなどを提供できるNoC（ネットワークオンチップ）が盛んに研究されている。ルータは全体のNoCのパフォーマンスに極めて影響する。本研究では、仮想出力キューイング方式に基づいてルータの処理プロセスのパイプラインステージ数を削減できる手法を提案する。提案したルータを、FPGA上に実装し、回路規模と動作周波数の面から検討・評価した。その結果、従来アーキテクチャと比べるとパイプラインステージ数は4段から2段に減少することができた。さらに、これらの2段を並列に処理し、1段のみに削減することも可能である。ルータは回路規模の面でおよそ300スライスを占め、最大周波数は200MHzである。 |
| 本文pdf |
| PDF download (106KB) |