大会名称 |
---|
2021年 総合大会 |
大会コ-ド |
2021G |
開催年 |
2021 |
発行日 |
2021-02-23 |
セッション番号 |
D-6 |
セッション名 |
コンピュータシステム |
講演日 |
2021/3/10 |
講演場所(会議室等) |
Meeting 18 |
講演番号 |
D-6-1 |
タイトル |
多倍長計算の仮数部計算高速化のための粗粒度再構成可能なアーキテクチャの検討 |
著者名 |
◎宮内亮太, 川端英之, 弘中哲夫, |
キーワード |
多倍長計算, アクセラレータ, 粗粒度再構成可能プロセッサ |
抄録 |
多倍長計算とは仮数部の桁数が指定できる浮動小数点演算のことであり,有名なライブラリとしてMPFR がある.しかし多倍長計算はソフトウェアで多くの命令を組み合わせて実現されることが多く,計算に長い時間がかかる.本稿では,粗粒度再構成可能プロセッサ技術を用いることで,任意精度に対応できるアクセラレータ実現を目的とし,多倍長演算において最も処理時間が大きい仮数部計算を以下の2つの方法で高速化する方法を示す.1つ目は加減算・シフトの連続する仮数部要素の並列計算である.2つ目は乗算における乗数の各要素が行う「部分積の計算」と「部分積の加算」のパイプライン処理である.提案方式の有効性を示すため,性能評価としてRTLレベルシミュレータを作成し,評価した結果を示す予定である. |
本文pdf |
PDF download
|