| 大会名称 |
|---|
| 2021年 総合大会 |
| 大会コ－ド |
| 2021G |
| 開催年 |
| 2021 |
| 発行日 |
| 2021-02-23 |
| セッション番号 |
| C-12 |
| セッション名 |
| 集積回路 |
| 講演日 |
| 2021/3/10 |
| 講演場所(会議室等) |
| Meeting 9 |
| 講演番号 |
| C-12-18 |
| タイトル |
| 容量中和技術を用いた135GHz CMOS周波数3逓倍器の設計 |
| 著者名 |
| ◎関根光輝, 高野恭弥, 楳田洋太郎, |
| キーワード |
| CMOS, 300 GHz, クロスカップルキャパシタ, 周波数3逓倍器, ミリ波, 容量中和 |
| 抄録 |
| 近年、IoTの普及に伴い、高速・大容量の無線通信が求められている。182 GHzから325 GHzの範囲には、大気減衰の少ない広い大気の窓が存在する。また、2017年にIEEEにおいて、252から325 GHzの73 GHz帯域を用いて、100 Gb/sの通信速度を持つ無線通信の実現を目指したチャネル割り当てが示されたことにより、300 GHz帯を利用した高速無線トランシーバの実現が期待されている。300 GHz帯無線トランシーバを実現するためには、135 GHzの局部発振信号を生成するために45 GHzの信号を3逓倍する周波数3逓倍器が必要となる。そこで、本研究では、40nm CMOSプロセスを用いて135 GHz周波数3逓倍器を設計した。その結果、変換利得-7.86 dBの3逓倍器を設計できた。 |
| 本文pdf |
|
PDF download
|