| 大会名称 |
| 2020年 総合大会 |
| 大会コ－ド |
| 2020G |
| 開催年 |
|
2020
|
| 発行日 |
|
2020-03-03
|
| セッション番号 |
|
C-8
|
| セッション名 |
|
超伝導エレクトロニクス
|
| 講演日 |
|
2020/3/18
|
| 講演場所(会議室等) |
|
工学部 講義棟１F 117講義室
|
| 講演番号 |
|
C-8-18
|
| タイトル |
|
10-kA/cm2 NbプロセスにおけるJosephson-CMOSハイブリッドメモリ用Josephson latching driverの最適化
|
| 著者名 |
|
○弘中祐樹, 山梨裕希, 吉川信行,
|
| キーワード |
|
Josephson latching driver, Suzuki stack, 電圧ドライバ, Josephson回路
|
| 抄録 |
|
Josephson-CMOSハイブリッドメモリにおけるインターフェース回路であるJosephson latching driver (JLD)のパラメータ最適化及び動作試験を行った。我々の以前までの研究で用いられてきたAIST-STPで設計されたJLDをもとに、AIST-ADPにおける接合パラメータを考慮し、Suzuki stack及び4JL gateの双方のバイアスマージンが大きくなるように4JLゲートの臨界電流値及び負荷抵抗値を最適化した。試作した回路の動作試験においてJLDの正常動作が得られた。
|
| 本文pdf |
|
PDF download
|
