| 大会名称 |
|---|
| 2019年 ソサイエティ大会 |
| 大会コ－ド |
| 2019S |
| 開催年 |
| 2019 |
| 発行日 |
| 2019/8/27 |
| セッション番号 |
| N-1 |
| セッション名 |
| 非線形問題 |
| 講演日 |
| 2019/9/12 |
| 講演場所(会議室等) |
| C棟 3F Ｃ308講義室 |
| 講演番号 |
| N-1-2 |
| タイトル |
| 拡張Lorenz写像に基づく疑似乱数生成ハードウェアにおけるビット長削減の検討 |
| 著者名 |
| ◎宮内清孝, 堀尾喜彦, 宮野尚哉, 長 憲一郎, |
| キーワード |
| 拡張Lorenz写像, ハードウェア実装, 疑似乱数生成, ストリーム暗号 |
| 抄録 |
| 耐量子コンピュータ暗号の候補の1つとして, 拡張Lorenz写像に基づく安全性の高いカオス暗号が提案されている. しかし, 現代のストリーム暗号と比較すると, 生成速度に課題がある. そこで, ハードウェア実装により, 高速化すると同時に小型化, 低消費電力化を目指す. 我々はこれまでに, 写像中のsin関数の回路実装方法を検討し, ビット長を短くしても, 乱数の性能が保たれることを示している. そして, 写像中のその他の演算要素に対してビット長を削減するため, 演算精度の検討を行った. その結果, ビット長を短くしていくと, 生成された疑似乱数はNIST検定に一度合格しなくなるが, さらに短くすると合格するビット長が存在することがわかった. |
| 本文pdf |
|
PDF download
|