| 大会名称 |
|---|
| 2019年 ソサイエティ大会 |
| 大会コ－ド |
| 2019S |
| 開催年 |
| 2019 |
| 発行日 |
| 2019/8/27 |
| セッション番号 |
| A-1 |
| セッション名 |
| 回路とシステム |
| 講演日 |
| 2019/9/10 |
| 講演場所(会議室等) |
| C棟 2F Ｃ203講義室 |
| 講演番号 |
| A-1-4 |
| タイトル |
| FPGAを用いた全ディジタルPLLの設計手法に関する研究 |
| 著者名 |
| ◎吉原拓哉, SAICHANDRATEJA RADHAPURAM, 松岡俊匡, |
| キーワード |
| 全ディジタル位相同期回路, ディジタル制御発振器, FPGA |
| 抄録 |
| 完全ディジタルPLLの数値計算を用いたトランジスタレベル検証ではシステムが複雑化しやすく解析に時間がかかってしまう。そこで本稿ではFPGA上に実装し、エミュレーションを行うことでリアルタイムにシステム全体の検証行う設計手法を提案する。 |
| 本文pdf |
|
PDF download
|