大会名称 |
---|
2017年 総合大会 |
大会コ-ド |
2017G |
開催年 |
2017 |
発行日 |
セッション番号 |
DS-2 |
セッション名 |
神経回路ハードウェア研究の最前線 |
講演日 |
2017/3/22 |
講演場所(会議室等) |
共通講義棟東 403 |
講演番号 |
DS-2-10 |
タイトル |
効率的なFPGA実装のためのハードウェア指向ニューラルネットワーク |
著者名 |
○田向 権, 堀 三晟, 鈴木章央, 森江 隆, |
キーワード |
ニューラルネットワーク, ハードウェア, FPGA |
抄録 |
ロボットや自動車をはじめとする組込みシステムへのニューラルネットワークの応用が期待されている.組込みシステムでは省電力性,高速性,柔軟性が重要となる.よって我々は,FPGAを用いたニューラルネットワークのディジタル回路実装に関する研究を行っている.ニューラルネットワークのFPGA実装では,ネットワーク構造を生かした回路の小規模化や,回路化の際に現れる演算誤差を積極活用するハードウェア指向ニューラルネットワークの実現が重要である.本稿では,ハードウェア指向のRestricted Boltzmann MachinesとAutoEncodersについて概説し,それらの性能評価の結果を示す. |
本文pdf |
PDF download
|