大会名称 |
---|
2017年 総合大会 |
大会コ-ド |
2017G |
開催年 |
2017 |
発行日 |
セッション番号 |
C-12 |
セッション名 |
集積回路 |
講演日 |
2017/3/25 |
講演場所(会議室等) |
共通講義棟南 403 |
講演番号 |
C-12-21 |
タイトル |
TDCを用いた500 MHz, 8 bit, 2.0 mWサブレンジングADC |
著者名 |
○早川大樹, 今柳田賢人, 瀬脇健司, 園田悠樹, 大畠賢一, |
キーワード |
ADC, TDC |
抄録 |
LSIの微細化により、バラツキの増加、真性利得の減少、電源電圧低下に伴うSN比の劣化など様々な問題が発生している。この解決策として、時間領域でのアナログ処理が注目を集めている。たとえばADCの分野では、SAR ADCとTDC(Time-to-Digital Converter)を組み合わせることで、低電力化と高精度化を両立できることが報告されている。しかし、この方法はSAR ADCを使用するため動作速度が遅いという欠点があった。そこでTDCを用いた新しいサブレンジングADCを提案した。65 nm CMOS技術でテストチップを試作し、サンプリング周波数500MHz、消費電力2.0mW、FoM = 32 fJ/conversion-stepを達成した。 |
本文pdf |
PDF download
|