| 大会名称 |
|---|
| 2017年 総合大会 |
| 大会コ－ド |
| 2017G |
| 開催年 |
| 2017 |
| 発行日 |
| セッション番号 |
| C-12 |
| セッション名 |
| 集積回路 |
| 講演日 |
| 2017/3/24 |
| 講演場所(会議室等) |
| 共通講義棟南 402 |
| 講演番号 |
| C-12-2 |
| タイトル |
| 周波数逓倍器による注入同期PLLの雑音抑制手法 |
| 著者名 |
| ◎Huy Cu Ngo, 中田憲吾, 吉岡 透, 寺島友樹, 岡田健一, 松澤 昭, |
| キーワード |
| Reference doubler, IL-PLL, Synthesizable, PLL |
| 抄録 |
| 近年,低位相雑音なクロック信号を作り出すため、注入同期型位相同期回路 (IL-PLL)が使用されている．しかし，注入同期のバンド幅は注入周波数に依存し、周波数が低い場合は雑音抑制効果も低いという問題があった。そこで，本研究はReference doublerと呼ばれる周波数逓倍器を用いて注入周波数を2倍にすることでインバンドの位相雑音を抑制する方法を検討する． |
| 本文pdf |
|
PDF download
|