| 大会名称 |
|---|
| 2017年 総合大会 |
| 大会コ－ド |
| 2017G |
| 開催年 |
| 2017 |
| 発行日 |
| セッション番号 |
| A-1 |
| セッション名 |
| 回路とシステム |
| 講演日 |
| 2017/3/23 |
| 講演場所(会議室等) |
| 共通講義棟南 403 |
| 講演番号 |
| A-1-23 |
| タイトル |
| 25-Gb/sCDRの低消費電力化を目指したD-FFの比較検討 |
| 著者名 |
| ◎野口凌輔, 岸根桂路, 古市康祐, 植村宙夢, 桂井宏明, 中野慎介, 野坂秀之, 野河正史, |
| キーワード |
| D-FF, CDR, 25-Gb/s |
| 抄録 |
| 近年，光通信システムのキーコンポーネントである高速トランシーバ(TRx)のいっそうの小型・低消費電力化が課題となっている．TRx受信部で使用されるClock and Data Recovery(CDR)において，入力データ信号をVoltage Controlled Oscillator(VCO)クロックで識別するためにD-FF回路が一般に使用される．高速アナログCDRのロックレンジ・プルインレンジを大きく確保するために，D-FFには十分大きな位相余裕が必要とされる．だが，そのためには大電流動作が必要となり，消費電力増大に繋がってしまうという問題があった．本研究においては，65nm CMOSプロセスのデバイスパラメータを用いてCML構成とCMOS構成でD-FFを設計し，シミュレーションにより比較・検証を行ったので報告する． |
| 本文pdf |
|
PDF download
|