| 大会名称 |
|---|
| 2017年 総合大会 |
| 大会コ－ド |
| 2017G |
| 開催年 |
| 2017 |
| 発行日 |
| セッション番号 |
| A-1 |
| セッション名 |
| 回路とシステム |
| 講演日 |
| 2017/3/23 |
| 講演場所(会議室等) |
| 共通講義棟南 403 |
| 講演番号 |
| A-1-15 |
| タイトル |
| キャパシタDACのリセット回数削減による電力効率改善 |
| 著者名 |
| ○床並宏次郎, 小平 薫, 石黒仁揮, |
| キーワード |
| CDAC, リセット |
| 抄録 |
| 低電力動作に適するキャパシタDACは、毎クロックサイクルにおいて、一度電荷を0にするためにリセットをかけることが一般的である．このリセットの際の電荷移動による消費電力を抑えるために、キャパシタDACにおけるリセット回数の削減の提案及び検証をする．シミュレーションにおいて、消費電力が4.66mW、有効分解能7.88bit、FoMが9.65fJ/conv.stepとなる．通常のリセットを用いたキャパシタDACと比較して、電力効率を13％改善することが出来る． |
| 本文pdf |
|
PDF download
|