| 大会名称 |
|---|
| 2016年 ソサイエティ大会 |
| 大会コ－ド |
| 2016S |
| 開催年 |
| 2016 |
| 発行日 |
| 2016-09-06 |
| セッション番号 |
| A-6 |
| セッション名 |
| VLSI設計技術 |
| 講演日 |
| 2016/9/20 |
| 講演場所(会議室等) |
| 工学部 C棟 C209 |
| 講演番号 |
| A-6-7 |
| タイトル |
| 高位合成のバインディングの整数線形計画法による分割解法における実数制約の導入 |
| 著者名 |
| ◎大迫裕樹, 石浦菜岐佐, |
| キーワード |
| 高位合成, バインディング, 整数線形計画法 |
| 抄録 |
|
バイディングは高位合成において合成される回路規模や遅延に最も大きな影響 を及ぼす処理である. 整数線形計画法 (以下 ILP) を利用すれば質の高い解を 得られるが, 回路が大きくなると現実的な時間内に解を求めることは困難にな る. 部分問題毎に ILP を適用するのがこれを解決する一手法であるが, 大局 的な視点が失われて解の品質が低下してしまう. そこで本稿では, 部分問題を 解く際に, 他の部分問題の制約条件を実数制約として追加することによって解 の質の向上を図る手法を提案する. |
| 本文pdf |
|
PDF download
|