Search of article List
2018年 総合大会
| 講演番号 | 題目/著者 |
|---|---|
| A-6-1 | 仮想プロトタイピング（VP）向けH/Wモデリング方式の検討 ◎村野弘樹, 山本 亮, 小川吉大, |
| A-6-2 | MATLAB生成のCコードを入力とした高位合成に関する検討 ◎山本歩夢, 山本 亮, 小川吉大, |
| A-6-3 | SystemVerilogを用いた動的計画法専用プロセッサの設計検証 ○西村拓未, 高橋隆一, |
| A-6-4 | 平均書き込みビット数削減を目的とした書き込み削減符号の一構成法 ◎樋元健志郎, 藤吉邦洋, |
| A-6-5 | Area, Power and Jitter Consideration of PWPLL ○Jihao Tu, Toru Nakura, Tetsuya Iizuka, Kunihiro Asada, |