基礎・境界/NOLTA-VLSI設計技術(開催日：1996/12/13)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]1996/12/13
[資料番号]
目次

,  

[発表日]1996/12/13
[資料番号]
異なるハードウェアコスト評価を用いたループフォールディングの効率化

文 錫中,  原嶋 勝美,  福永 邦雄,  

[発表日]1996/12/13
[資料番号]VLD96-65,CPSY96-77
新しいコーディング法を用いた遺伝的配置手法

中谷 直司,  金杉 昭徳,  進藤 裕志,  森末 道忠,  

[発表日]1996/12/13
[資料番号]VLD96-66,CPSY96-78
配線抵抗を考慮した遅延最適化手法

佐藤 光一,  河原林 政道,  江村 秀之,  

[発表日]1996/12/13
[資料番号]VLD96-67,CPSY96-79
並列配線のための仮想端子位置決定問題に対する一手法

鴨志田 睦,  築山 修治,  

[発表日]1996/12/13
[資料番号]VLD96-68,CPSY96-80
高位記述の並列化によるHDLシミュレーションの高速化

庄司 稔,  広瀬 文保,  

[発表日]1996/12/13
[資料番号]VLD96-69,CPSY96-81
高階述語論理によるハードウェアの構造の形式的検証

鈴木 一哉,  吉田 たけお,  三浦 幸也,  

[発表日]1996/12/13
[資料番号]VLD96-70,CPSY96-82
等価状態の部分的抽出による大規模順序回路の簡単化

樋口 博之,  松永 裕介,  

[発表日]1996/12/13
[資料番号]VLD96-71,CPSY96-83
マイクロプロセッサにおけるアーキテクチャレベルの低消費電力化手法

石原 亨,  甲斐 康司,  安浦 寛人,  

[発表日]1996/12/13
[資料番号]VLD96-72,CPSY96-84
低閾値NMOSを用いるパストランジスタ論理回路方式

李 副烈,  瀧 和男,  田中 秀樹,  

[発表日]1996/12/13
[資料番号]VLD96-73,CPSY96-85
データパス構成と並列制約にもとづくアーキテクチャ評価システム

山口 雅之,  中岡 敏博,  神戸 尚志,  

[発表日]1996/12/13
[資料番号]VLD96-74,CPSY96-86
2ブロック分割対を用いた非同期式順序回路の合成

外村 元伸,  

[発表日]1996/12/13
[資料番号]VLD96-75,CPSY96-87
非同期式プロセッサにおけるパイプライン構成の一方法とそれを可能にするマスタスレーブ・レジスタ

上田 典正,  阿部 公輝,  

[発表日]1996/12/13
[資料番号]VLD96-76,CPSY96-88
命令キャッシュ上におけるプログラム実行時最適化の提案

三浦 敏孝,  村岡 洋一,  

[発表日]1996/12/13
[資料番号]VLD96-77,CPSY96-89
並列画像理解用計算機RTA/1における動画像入出力機構の設計と評価

青山 正人,  山本 秀彦,  松山 隆司,  

[発表日]1996/12/13
[資料番号]VLD96-78,CPSY96-90
Reconfigurable Computing Systemの現状と課題 : Computer Evolutionへ向けて

末吉 敏則,  

[発表日]1996/12/13
[資料番号]VLD96-79,CPSY96-91
汎用エンジン : RM-I～RM-IVと応用例

沼 昌宏,  

[発表日]1996/12/13
[資料番号]VLD96-80,CPSY96-92
フレキシブル通信処理向けFPGA/MPU強結合システム

宮崎 敏明,  筒井 章博,  

[発表日]1996/12/13
[資料番号]VLD96-81,CPSY96-93
マルチスレッド制御ライブラリのハードウェア化によるリコンフィギャラブルシステム

飯田 全広,  久我 守弘,  末吉 敏則,  

[発表日]1996/12/13
[資料番号]VLD96-82,CPSY96-94
12>> 1-20hit(25hit)