| 講演名 | 1996/12/13 データパス構成と並列制約にもとづくアーキテクチャ評価システム 山口 雅之, 中岡 敏博, 神戸 尚志, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 我々は、プログラム組み込みLSIのアーキテクチャ設計において、データパスと命令セットの設計を応用プログラム向きに最適化するためのアーキテクチャ評価システムを開発した。本システムは処理アルゴリズムとデータパス構成を与え、そのデータパス構成上での処理アルゴリズムの実行クロック数を予測することで性能を評価する。また、新たに「並列制約」という概念を導入し、命令セット形式を明示的に記述することなしに命令セット設計の性能への影響を評価することを可能にした。本システムを用いて、設計者は詳細設計を行うことなく様々なアーキテクチヤを性能評価することが可能である。本稿では、評価システム実現の詳細と評価システムの実際のアーキテクチャ設計への適用について報告する。 |
| 抄録(英) | We present an architecture evaluation system which aids designer optimizing the datapath configuration and the instruction set of embedded custom DSPs. Given a datapath structure, it evaluates the performance in terms of an estimated number of steps to execute the target program on the datapath. A concept of "parallel constraint" is newly introduced, which enables evaluation of the impact of instruction format design on the performance without explicitly specifying the instruction format. Thus, designers can evaluate the performance of architectural variations in the early design stage. In this paper, we present details of the implementation of the evaluation system and an example of its application to an actual design. |
| キーワード(和) | アーキテクチャ / 性能評価 / データパス構成 / 並列制約 |
| キーワード(英) | architecture / performance evaluation / datapath structure / parallel constraint |
| 資料番号 | VLD96-74,CPSY96-86 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1996/12/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | データパス構成と並列制約にもとづくアーキテクチャ評価システム |
| サブタイトル（和） | |
| タイトル（英） | An Architecture Evaluation System Based on the Datapath Structure and Parallel Constraint |
| サブタイトル（和） | |
| キーワード(1)（和/英） | アーキテクチャ / architecture |
| キーワード(2)（和/英） | 性能評価 / performance evaluation |
| キーワード(3)（和/英） | データパス構成 / datapath structure |
| キーワード(4)（和/英） | 並列制約 / parallel constraint |
| 第 1 著者 氏名（和/英） | 山口 雅之 / Masayuki YAMAGUCHI |
| 第 1 著者 所属（和/英） | シャープ株式会社精密技術センター : 大阪大学大学院情報システムエ学専攻 Precision Technology Development Center SHARP Corporation : Dept Information Systems Eng.,Osaka University |
| 第 2 著者 氏名（和/英） | 中岡 敏博 / Toshihiro NAKAOKA |
| 第 2 著者 所属（和/英） | シャープ株式会社精密技術センター Precision Technology Development Center SHARP Corporation |
| 第 3 著者 氏名（和/英） | 神戸 尚志 / Takashi KAMBE |
| 第 3 著者 所属（和/英） | シャープ株式会社精密技術センター Precision Technology Development Center SHARP Corporation |
| 発表年月日 | 1996/12/13 |
| 資料番号 | VLD96-74,CPSY96-86 |
| 巻番号（vol） | vol.96 |
| 号番号（no） | 425 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |