| 講演名 | 1996/12/13 異なるハードウェアコスト評価を用いたループフォールディングの効率化 文 錫中, 原嶋 勝美, 福永 邦雄, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | VLSI自動設計におけるスケジューリングでは,デイジタル信号処理のような互いに依存関係のある同一処理単位が繰り返し実行される処理に対して,処理単位間の依存関係を考慮したループフォールディングが有効である.本稿では,処理単位間に依存関係のある連続動作に対して,効率良いループフォールディングスケジューリング手法を提案する.本手法では,計算時間の短縮を目的に簡易スケジューリングであるタイムフレームのみに基づいたスケジューリングによって,比較的に容易に決定できる演算の割り当てを決定する.その後,容易に決定できない未割り当て演算に対して,詳細なコスト評価によりスケジューリングを行うことで,スケジューリング結果の最適性を保っている. |
| 抄録(英) | In the VLSI Design-Automation, Loop-folding is the efficient scheduling method for the beheavior descriptions like that of Digital Siginal Processing which executes the same many consecutive iterations with inter-iteration dependencies. In this paper, we propose the effective Loop-folding scheduling method by using two different hardware cost estimations. The first one performs computation time reduction by simple scheduling which assigns operations by using Time-frame only. The other schedules by detailed hardware cost estimation for unassigned operations which can't be scheduled by the first one. The aims of our proposed methed is to minimize the computation time and optimize the scheduling results simultaneously. |
| キーワード(和) | DSP / 処理単位 / スケジユーリング / ループフォールディング / タイムフレーム |
| キーワード(英) | DSP / iteration / scheduling / Loop-Folding / Time-Frame |
| 資料番号 | VLD96-65,CPSY96-77 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1996/12/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 異なるハードウェアコスト評価を用いたループフォールディングの効率化 |
| サブタイトル（和） | |
| タイトル（英） | Efficient Loop-folding Schduling by using Two Different Hardware Cost Estimations |
| サブタイトル（和） | |
| キーワード(1)（和/英） | DSP / DSP |
| キーワード(2)（和/英） | 処理単位 / iteration |
| キーワード(3)（和/英） | スケジユーリング / scheduling |
| キーワード(4)（和/英） | ループフォールディング / Loop-Folding |
| キーワード(5)（和/英） | タイムフレーム / Time-Frame |
| 第 1 著者 氏名（和/英） | 文 錫中 / S.J. MOON |
| 第 1 著者 所属（和/英） | 大阪府立大学工学部 Faculty of Engineering, Osaka Prefecture University |
| 第 2 著者 氏名（和/英） | 原嶋 勝美 / K. HARASHIMA |
| 第 2 著者 所属（和/英） | 大阪府立大学工学部 Faculty of Engineering, Osaka Prefecture University |
| 第 3 著者 氏名（和/英） | 福永 邦雄 / K. FUKUNAGA |
| 第 3 著者 所属（和/英） | 大阪府立大学工学部 Faculty of Engineering, Osaka Prefecture University |
| 発表年月日 | 1996/12/13 |
| 資料番号 | VLD96-65,CPSY96-77 |
| 巻番号（vol） | vol.96 |
| 号番号（no） | 425 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |