| 講演名 | 1996/12/13 並列配線のための仮想端子位置決定問題に対する一手法 鴨志田 睦, 築山 修治, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | SOGの大規模化と多層化に伴って生じる配線処理時間と必要なメモリ量の増加に対処する一つの手法として,領域分割を用いた並列詳細配線手法がある.この手法では,分割された各小領域の境界上に仮想端子を設け,各小領域ではこの仮想端子に結線することにより,各小領域の配線を独立に行う.本文では,分割された各小領域における詳細配線を容易にするように,境界上の仮想端子位置を決定する問題について考察し,この問題を最小コスト割り当て問題として定式化する.また,この問題に対する逐次改良手法を提案し,この定式化の妥当性と提案手法の有効性を検証するため,いくつかの計算機実験を行う. |
| 抄録(英) | A parallel detailed router based on the area division is an important tool to overcome the increase of CPU time and memory space required for routing of a very large multilayer SOG. In order to conduct such a parallel router independently in each divided area, fictitious terminals are introduced on the boarder of each divided area, and final routes connected to the fictitious terminals are sought in each divided area. In this paper, we consider a problem how to position such fictitious terminals on boarders, so as to make each detailed routing in a divided area easy. We formulate this problem as a minimum cost assignment problem, and propose an iterative improvement algorithm. We also show some experimental results which indicate the effectiveness of the algorithm and the formulation. |
| キーワード(和) | 並列配線 / 配線交差 / 仮想端子 / 割り当て問題 / 多層SOG |
| キーワード(英) | parallel router, net crossing, fictitious terminal, assignment problem, multilayer SOG |
| 資料番号 | VLD96-68,CPSY96-80 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1996/12/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | 並列配線のための仮想端子位置決定問題に対する一手法 |
| サブタイトル（和） | |
| タイトル（英） | An Algorithm to Determine the Positions of Fictitious Terminals for a Parallel Detailed Router |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 並列配線 / parallel router, net crossing, fictitious terminal, assignment problem, multilayer SOG |
| キーワード(2)（和/英） | 配線交差 |
| キーワード(3)（和/英） | 仮想端子 |
| キーワード(4)（和/英） | 割り当て問題 |
| キーワード(5)（和/英） | 多層SOG |
| 第 1 著者 氏名（和/英） | 鴨志田 睦 / Atsushi Kamoshida |
| 第 1 著者 所属（和/英） | 中央大学理工学部電気電子工学科 Department of Electrical and Electronic Engineering Chuo University |
| 第 2 著者 氏名（和/英） | 築山 修治 / Shuji Tsukiyama |
| 第 2 著者 所属（和/英） | 中央大学理工学部電気電子工学科 Department of Electrical and Electronic Engineering Chuo University |
| 発表年月日 | 1996/12/13 |
| 資料番号 | VLD96-68,CPSY96-80 |
| 巻番号（vol） | vol.96 |
| 号番号（no） | 425 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |