基礎・境界/NOLTA-VLSI設計技術(開催日：2011/09/19)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]2011/9/19
[資料番号]
目次

,  

[発表日]2011/9/19
[資料番号]
A transistor-level symmetrical layout generation method for analog device

,  

[発表日]2011/9/19
[資料番号]VLD2011-40
レイアウト依存効果を考慮したGPモデルによるCMOSオペアンプ回路合成手法(レイアウト設計,物理設計及び一般)

張 宇,  陳 功,  董 青,  李 静,  楊 波,  中武 繁寿,  

[発表日]2011/9/19
[資料番号]VLD2011-41
MSA : Mixed Stochastic Algorithm for Placement with Larger Solution Space

,  

[発表日]2011/9/19
[資料番号]VLD2011-42
最密対称配置に対する解析的配置手法(配置配線,物理設計及び一般)

高島 康裕,  大屋 佑介,  

[発表日]2011/9/19
[資料番号]VLD2011-43
集合対間配線問題に関する一考察(配置配線,物理設計及び一般)

高橋 篤司,  

[発表日]2011/9/19
[資料番号]VLD2011-44
絆 : 正当な配線と素直な配置(配置配線,物理設計及び一般)

梶谷 洋司,  

[発表日]2011/9/19
[資料番号]VLD2011-45
Network On Chipのリコンフィギュアブルレイアウト(再構成回路,物理設計及び一般)

中村 祐一,  

[発表日]2011/9/19
[資料番号]VLD2011-46
再構成可能デバイスMPLD^の配置設計におけるネット単位ムーブ手法の検討と評価(再構成回路,物理設計及び一般)

稲木 雅人,  中村 政智,  弘中 哲夫,  石黒 隆,  

[発表日]2011/9/19
[資料番号]VLD2011-47
FPGAを対象としたネットワークオンチップアーキテクチャの設計手法の提案(再構成回路,物理設計及び一般)

方波見 英基,  齋藤 寛,  

[発表日]2011/9/19
[資料番号]VLD2011-48
組み合わせ回路のソフトエラー耐性評価における近似手法の統計科学的な精度評価(信頼性/プロセッサ/高位設計,物理設計及び一般)

綾部 秀紀,  吉村 正義,  松永 裕介,  

[発表日]2011/9/19
[資料番号]VLD2011-49
パイプライン化アレイプロセッサによるSmith-Watermanアルゴリズムの高速化(信頼性/プロセッサ/高位設計,物理設計及び一般)

田中 飛鳥,  石川 淑,  宮崎 敏明,  

[発表日]2011/9/19
[資料番号]VLD2011-50
マルチドメイン・クロックスキュー最適化におけるレジスタ割り当てとドメイン割り当て(信頼性/プロセッサ/高位設計,物理設計及び一般)

井上 恵介,  金子 峰雄,  

[発表日]2011/9/19
[資料番号]VLD2011-51
複写される方へ

,  

[発表日]2011/9/19
[資料番号]
Notice for Photocopying

,  

[発表日]2011/9/19
[資料番号]
奥付

,  

[発表日]2011/9/19
[資料番号]
裏表紙

,  

[発表日]2011/9/19
[資料番号]