講演名 2011-09-26
最密対称配置に対する解析的配置手法(配置配線,物理設計及び一般)
高島 康裕, 大屋 佑介,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本稿では,対称配置に対する解析的配置手法を提案する.LSIの製造技術の進歩により,ディジタル・アナログ混載LSIが広く利用されている.アナログ回路のレイアウトにおいては,様々な制約が考慮されなければならない.その中でも,対称配置は最も重要な制約の一つである.対称配置においては,寄生ノイズの削減のため,対称要素はなるべく近接するという最密配置要求が課せられることがある.本稿では,この最密対称配置に着目し,Stable-LSEを用いた解析的配置手法を提案する.実験により,提案手法の有効性を確認した.
抄録(英) In this paper, we propose an analytical placement for the closed symmetrical placement. As improving the LSI fabrication process, both digital and analog circuits exist in one chip. For the analog circuit layout, several constraints should be considered. Symmetrical constraint is one of the most important constraints for the analog circuit layout. Furthermore, to reduce a parasitic mismatch, each module in the same symmetrical set should exist as close as possible. This paper focuses the closed symmetrical placement. To obtain the closed symmetrical placement, we propose an analytical method with Stable-LSE. We confirm the efficiency of the proposed method empirically.
キーワード(和) 最密対称配置 / 解析的配置 / Stable-LSE
キーワード(英) Closed symmetrical placement / Analytical placement / Stable-LSE
資料番号 VLD2011-43
発行日

研究会情報
研究会 VLD
開催期間 2011/9/19(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 ENG
タイトル(和) 最密対称配置に対する解析的配置手法(配置配線,物理設計及び一般)
サブタイトル(和)
タイトル(英) Analytical Placement for Closed-Symmetrical Placement
サブタイトル(和)
キーワード(1)(和/英) 最密対称配置 / Closed symmetrical placement
キーワード(2)(和/英) 解析的配置 / Analytical placement
キーワード(3)(和/英) Stable-LSE / Stable-LSE
第 1 著者 氏名(和/英) 高島 康裕 / Yasuhiro TAKASHIMA
第 1 著者 所属(和/英) 北九州市立大学大学院国際環境工学研究科
Faculty of Environmental Engineering, The University of Kitakyushu
第 2 著者 氏名(和/英) 大屋 佑介 / Yusuke OYA
第 2 著者 所属(和/英) 北九州市立大学大学院国際環境工学研究科
Faculty of Environmental Engineering, The University of Kitakyushu
発表年月日 2011-09-26
資料番号 VLD2011-43
巻番号(vol) vol.111
号番号(no) 216
ページ範囲 pp.-
ページ数 6
発行日