| 講演名 | 2011-09-26 レイアウト依存効果を考慮したGPモデルによるCMOSオペアンプ回路合成手法(レイアウト設計,物理設計及び一般) 張 宇, 陳 功, 董 青, 李 静, 楊 波, 中武 繁寿, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本論文では、幾何的計画法に基づく超微細プロセスにおけるCMOSアナログ回路合成手法にについて述べる。プロセスの微細化が進むにつれて、チャネル長変調λ、さらにSTIストレスやウェル近接効果(WPE)などのレイアウト依存効果の考慮が重要になってきている。STIは隣接するMOSFET素子を電気的に分離するために用いられる技術であるが、それはキャリア移動度へ影響を与えるストレスの原因となる。また、WPEはウェルの境界近傍の素子特性にばらつきが生じる現象である。この論文では、λを考慮し、かつBSIMモデルの記述に基づきSTIストレスとWPEの影響の曲線近似を利用してポジノミアル(posynomial)モデルとして定式化する。典型的なCMOSオペアンプの設計事例において、これらのレイアウト依存効果を考慮したモデルを用いて、幾何的計画法による回路の最適化を行った。シミュレーションによる検証では、最適化された回路はすべての仕様を満たしていることが確認された。 |
| 抄録(英) | This paper addresses CMOS analog circuit synthesis in the nanometer process based on geometric programming models. With more and more shrinking process, the channel length modulation A as well as the layout-dependent effects (LDE) such as the shallow trench isolation (STI) stress and the well proximity effect (WPE) must be considered in the circuit synthesis. The STI is a popular isolation between active regions in advanced CMOS technologies but it causes stress and influences the mobility. The WPE is the characteristics variation for devices located near the edge of the well mask. In this paper, we provide the posynomial models of the analog circuit specification taking the A into account as well as introducing the curve fitting to the STI stress and the WPE based on the BSIM model. In the design case of a typical CMOS op-amp, with these LDE-aware models, we optimized the circuit by the geometric programming (GP) and showed that the optimal results satisfied the specification by the simulation. |
| キーワード(和) | 回路合成 / STI / WPE / チャネル長変調効果 / 幾何的計画法 |
| キーワード(英) | circuit synthesis / STI / WPE / channel length modulation / geometric programming |
| 資料番号 | VLD2011-41 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2011/9/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | レイアウト依存効果を考慮したGPモデルによるCMOSオペアンプ回路合成手法(レイアウト設計,物理設計及び一般) |
| サブタイトル（和） | |
| タイトル（英） | CMOS Op-amp Circuit Synthesis with Geometric Programming Models for Layout-Dependent Effects |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 回路合成 / circuit synthesis |
| キーワード(2)（和/英） | STI / STI |
| キーワード(3)（和/英） | WPE / WPE |
| キーワード(4)（和/英） | チャネル長変調効果 / channel length modulation |
| キーワード(5)（和/英） | 幾何的計画法 / geometric programming |
| 第 1 著者 氏名（和/英） | 張 宇 / Yu ZHANG |
| 第 1 著者 所属（和/英） | 北九州市立大学大学院国際環境工学研究科 School of Environmental Engineering, The University of Kitakyusyu |
| 第 2 著者 氏名（和/英） | 陳 功 / Gong CHEN |
| 第 2 著者 所属（和/英） | 北九州市立大学大学院国際環境工学研究科 School of Environmental Engineering, The University of Kitakyusyu |
| 第 3 著者 氏名（和/英） | 董 青 / Qing DONG |
| 第 3 著者 所属（和/英） | 北九州市立大学大学院国際環境工学研究科 School of Environmental Engineering, The University of Kitakyusyu |
| 第 4 著者 氏名（和/英） | 李 静 / Jing LI |
| 第 4 著者 所属（和/英） | 北九州市立大学大学院国際環境工学研究科 School of Environmental Engineering, The University of Kitakyusyu |
| 第 5 著者 氏名（和/英） | 楊 波 / Bo YANG |
| 第 5 著者 所属（和/英） | 北九州市立大学大学院国際環境工学研究科 School of Environmental Engineering, The University of Kitakyusyu |
| 第 6 著者 氏名（和/英） | 中武 繁寿 / Shigetoshi NAKATAKE |
| 第 6 著者 所属（和/英） | 北九州市立大学大学院国際環境工学研究科 School of Environmental Engineering, The University of Kitakyusyu |
| 発表年月日 | 2011-09-26 |
| 資料番号 | VLD2011-41 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | 216 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |