講演名 2011-09-27
パイプライン化アレイプロセッサによるSmith-Watermanアルゴリズムの高速化(信頼性/プロセッサ/高位設計,物理設計及び一般)
田中 飛鳥, 石川 淑, 宮崎 敏明,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) Smith-Watermanアルゴリズムは、バイオインフォマティクス分野のシーケンスアライメントを行うアルゴリズムとして広く使用されている。本稿では、Smith-Watermanアルゴリズムの高速化を狙いとして、Processing Element (PE)を複数用い、それらをパイプライン動作させる一次元アレイプロセッサを提案する。本アレイプロセッサは、PEを増やすだけで、長いシーケンスにも対応できる拡張性を有している。また、提案アレイプロセッサを、FPGAにマッピングし、実行速度と回路規模の評価も行ったので、あわせて報告する。
抄録(英) Smith-Waterman algorithm is widely used for sequence alignment in bioinformatics. In this paper, a linear array processor whose processing elements (PEs) are pipelined is proposed to accelerate Smith-Waterman algorithm. The proposed array processor has rich scalability so that it can deal with long sequences by just increasing PEs. An FPGA implementation of the array processor and its evaluation results are also described.
キーワード(和) BLAST / 動的計画法 / アレイプロセッサ / シストリックアレイ
キーワード(英) BLAST / Dynamic Programming / Array Processor / Systolic Array
資料番号 VLD2011-50
発行日

研究会情報
研究会 VLD
開催期間 2011/9/19(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) パイプライン化アレイプロセッサによるSmith-Watermanアルゴリズムの高速化(信頼性/プロセッサ/高位設計,物理設計及び一般)
サブタイトル(和)
タイトル(英) Acceleration of Smith-Waterman Algorithm Using Pipelined Array Processor
サブタイトル(和)
キーワード(1)(和/英) BLAST / BLAST
キーワード(2)(和/英) 動的計画法 / Dynamic Programming
キーワード(3)(和/英) アレイプロセッサ / Array Processor
キーワード(4)(和/英) シストリックアレイ / Systolic Array
第 1 著者 氏名(和/英) 田中 飛鳥 / Asuka TANAKA
第 1 著者 所属(和/英) 会津大学大学院コンピュータ理工学研究科
Graduate School of Computer Science and Engineering, the University of Aizu
第 2 著者 氏名(和/英) 石川 淑 / Shizuka Ishikawa
第 2 著者 所属(和/英) 会津大学大学院コンピュータ理工学研究科
Graduate School of Computer Science and Engineering, the University of Aizu
第 3 著者 氏名(和/英) 宮崎 敏明 / Toshiaki MIYAZAKI
第 3 著者 所属(和/英) 会津大学大学院コンピュータ理工学研究科
Graduate School of Computer Science and Engineering, the University of Aizu
発表年月日 2011-09-27
資料番号 VLD2011-50
巻番号(vol) vol.111
号番号(no) 216
ページ範囲 pp.-
ページ数 5
発行日