基礎・境界/NOLTA-VLSI設計技術(開催日:1997/10/29)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]1997/10/29
[資料番号]
目次

,  

[発表日]1997/10/29
[資料番号]
フォールトトレラントソフトウェアに適したプロセッサ構成に関する一考察

小川 聰,  

[発表日]1997/10/29
[資料番号]VLD97-79
バウンダリスキャンを用いたボート上でのフルスキャンテスト法

鮫島 康則,  深沢 友雄,  

[発表日]1997/10/29
[資料番号]VLD97-80
完全故障検出効率を保証するレジスタ転送レベルデータパスの非スキャンテスト容易化設計法

和田 弘樹,  増澤 利光,  Saluja Kewal K.,  藤原 秀雄,  

[発表日]1997/10/29
[資料番号]VLD97-81
時間冗長方式とHamming符号を用いた組合せ回路内の2重故障のマスク

吉田 たけお,  

[発表日]1997/10/29
[資料番号]VLD97-82
遅延故障テストにおけるテストパス選択手法の検討

谷 誠一郎,  寺元 光生,  深澤 友雄,  松広 一良,  

[発表日]1997/10/29
[資料番号]VLD97-83
加算器の縮退故障に対する最小テスト集合

梶原 誠司,  笹尾 勤,  

[発表日]1997/10/29
[資料番号]VLD97-84
メモリバーンイン装置のテストパターン生成・制御回路のFPGAによる実現

井口 幸洋,  来住野 知臣,  横山 治男,  

[発表日]1997/10/29
[資料番号]VLD97-85
特定用途向けFPGAの一設計手法

高原 厚,  宮崎 敏明,  片山 勝,  室岡 孝宏,  筒井 章博,  林 一博,  市森 峰樹,  深見 健之助,  

[発表日]1997/10/29
[資料番号]VLD97-86
複数モジュールにより構成される回路仕様に対する効率的な形式的検証法

竹中 崇,  北道 淳司,  西川 清史,  

[発表日]1997/10/29
[資料番号]VLD97-87
二分決定グラフの非明示的表現の効率的な演算手法

山内 仁,  高橋 浩光,  

[発表日]1997/10/29
[資料番号]VLD97-88
命令の動作的意味記述を用いたプロセッサ合成手法の提案

伊藤 真紀子,  武内 良典,  今井 正治,  塩見 彰睦,  

[発表日]1997/10/29
[資料番号]VLD97-89
組込みシステム向けリターゲッタブルコンパイラの方式

山口 雅之,  石浦 菜岐佐,  神戸 尚志,  

[発表日]1997/10/29
[資料番号]VLD97-90
組込みシステム向け高位合成システム

山本 哲三朗,  石浦 菜岐佐,  山口 雅之,  服部 靖史,  

[発表日]1997/10/29
[資料番号]VLD97-91
VLIWプロセッサ自動生成における演算器構成最適化の一手法

大槻 典正,  武内 良典,  今井 正治,  浜口 清治,  柏原 敏伸,  引地 信之,  

[発表日]1997/10/29
[資料番号]VLD97-92
遅延時間の不確定性を考慮した高位合成のモジュール選択

冨山 宏之,  安浦 寛人,  

[発表日]1997/10/29
[資料番号]VLD97-93
混載ASIC用DRAMモジュールジェネレータ

竹内 秀輝,  矢部 友章,  宮野 信治,  北城 岳彦,  田沢 雅昭,  圓角 元洋,  山田 正昭,  村方 正美,  

[発表日]1997/10/29
[資料番号]VLD97-94
DRAMを用いた加算機能メモリの設計

山岡 雅直,  小林 幸史,  小林 和淑,  田丸 啓吉,  

[発表日]1997/10/29
[資料番号]VLD97-95
遺伝的アルゴリズムを用いた階層的フロアプラン手法

杉本 千晶,  島本 隆,  坂本 明雄,  鈴木 博之,  安斎 裕臣,  

[発表日]1997/10/29
[資料番号]VLD97-96
12>> 1-20hit(24hit)