| 講演名 | 1997/10/29 命令の動作的意味記述を用いたプロセッサ合成手法の提案 伊藤 真紀子, 武内 良典, 今井 正治, 塩見 彰睦, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では, 命令の動作を記述する動作的意味記述を含む設計仕様記述から論理合成可能なHDL記述を生成する手法を提案する. 生成の対象はパイプライン・アーキテクチャを持つ命令セットプロセッサである. 提案手法では, 動作的意味記述から構造ハザードの発生しないようなステージ割付けとデータパス構成の決定を行い, プロセッサのHDL記述を生成する. そのため, 動作的意味記述を用いた設計では, 記述量が少ない上ハザードへの考慮が不要であるため, 従来のクロックやステージ単位の記述よりも開発工数の大幅な削減が期待される. 評価実験として, MIPS社のR3000のサブセットの記述を入力としてステージ割付けとデータパス構成の決定を行った. その結果, HDL記述を生成するための適切な情報が得られた. |
| 抄録(英) | This paper presents a generation method of synthesizable processor description from a specification description including behavioral semantics description (BSD). Target processor is assumed to be of a pipeline architeacture. In the generation algorithm, stage assignment and module selection are performed, then synthesizable HDL description of the processor is generated. Using the proposed method, the amount of description can be reduced and structual hazard can be resolved. Therefore, enormous design cost reduction can be expected compared to the conventional clock/stage base instruction specification method. According to the experimental results using a subset of MIPS R3000 instruction set, appropriate processor design has been generated. |
| キーワード(和) | 動作的意味記述 / 設計自動化 / マイクロプロセッサ / パイプライン・ハザード |
| キーワード(英) | Behavioral Semantics Description / Design automation / Microprocessor / Pipeline hazard |
| 資料番号 | VLD97-89 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1997/10/29(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 命令の動作的意味記述を用いたプロセッサ合成手法の提案 |
| サブタイトル（和） | |
| タイトル（英） | Instruction Set Processor Synthesis Method based on Behavioral Semantics Description |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 動作的意味記述 / Behavioral Semantics Description |
| キーワード(2)（和/英） | 設計自動化 / Design automation |
| キーワード(3)（和/英） | マイクロプロセッサ / Microprocessor |
| キーワード(4)（和/英） | パイプライン・ハザード / Pipeline hazard |
| 第 1 著者 氏名（和/英） | 伊藤 真紀子 / Makiko Itoh |
| 第 1 著者 所属（和/英） | 大阪大学大学院基礎工学研究科情報数理系専攻 Graduate School of Enginerring Science, Osaka University |
| 第 2 著者 氏名（和/英） | 武内 良典 / Yoshinori Takeuchi |
| 第 2 著者 所属（和/英） | 大阪大学大学院基礎工学研究科情報数理系専攻 Graduate School of Enginerring Science, Osaka University |
| 第 3 著者 氏名（和/英） | 今井 正治 / Masaharu Imai |
| 第 3 著者 所属（和/英） | 大阪大学大学院基礎工学研究科情報数理系専攻 Graduate School of Enginerring Science, Osaka University |
| 第 4 著者 氏名（和/英） | 塩見 彰睦 / Akichika Shiomi |
| 第 4 著者 所属（和/英） | 静岡大学情報学部情報科学科 Faculty of Information, Shizuoka University |
| 発表年月日 | 1997/10/29 |
| 資料番号 | VLD97-89 |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 344 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |