基礎・境界/NOLTA-VLSI設計技術(開催日：2014/11/19)

タイトル/著者/発表日/資料番号
HDRアーキテクチャを対象とした製造ばらつき耐性と低レイテンシを両立可能なマルチシナリオ高位合成手法(タイミング設計手法,デザインガイア2014-VLSI設計の新しい大地-)

井川 昂輝,  阿部 晋矢,  柳澤 政生,  戸川 望,  

[発表日]2014/11/19
[資料番号]VLD2014-86,DC2014-40
集合対間配線における総配線長および配線長差の削減手法(タイミング設計手法,デザインガイア2014-VLSI設計の新しい大地-)

中谷 勇太,  高橋 篤司,  

[発表日]2014/11/19
[資料番号]VLD2014-87,DC2014-41
DTMOSを用いたサブスレッショルド回路の高速化設計(ディペンダブル,デザインガイア2014-VLSI設計の新しい大地-)

福留 祐治,  史 又華,  戸川 望,  宇佐美 公良,  柳澤 政生,  

[発表日]2014/11/19
[資料番号]VLD2014-88,DC2014-42
エラートレラントアプリケーションのための論理合成におけるドントケア拡大について(ディペンダブル,デザインガイア2014-VLSI設計の新しい大地-)

稲岡 智哉,  市原 英行,  岩垣 剛,  井上 智生,  

[発表日]2014/11/19
[資料番号]VLD2014-89,DC2014-43
耐ソフトエラーデータパス回路の最適設計のためのチェック変数選択(ディペンダブル,デザインガイア2014-VLSI設計の新しい大地-)

呉 政訓,  金子 峰雄,  

[発表日]2014/11/19
[資料番号]VLD2014-90,DC2014-44
ハードウェアトロイに含まれるネットに着目したハードウェアトロイ検出手法(ディペンダブル,デザインガイア2014-VLSI設計の新しい大地-)

大屋 優,  史 又華,  柳澤 政生,  戸川 望,  

[発表日]2014/11/19
[資料番号]VLD2014-91,DC2014-45
体内埋め込み型医療機器のMR安全性の現状と展望(基調講演,デザインガイア2014-VLSI設計の新しい大地-)

黒田 輝,  

[発表日]2014/11/19
[資料番号]VLD2014-92,CPM2014-122,ICD2014-65,CPSY2014-77,DC2014-46,RECONF2014-40
モバイルディスプレイ技術の最新動向と今後の展開(基調講演,デザインガイア2014-VLSI設計の新しい大地-)

仲島 義晴,  

[発表日]2014/11/19
[資料番号]VLD2014-93,CPM2014-123,ICD2014-66,CPSY2014-78,DC2014-47,RECONF2014-41
複数パス並列テスト性を考慮したPDE調整のためのテスト計画(設計手法(1),デザインガイア2014-VLSI設計の新しい大地-)

金子 峰雄,  

[発表日]2014/11/19
[資料番号]VLD2014-94,DC2014-48
複数故障モデルに対する多重故障テストパタン生成(設計手法(1),デザインガイア2014-VLSI設計の新しい大地-)

藤田 昌宏,  ミシュチェンコ アラン,  

[発表日]2014/11/19
[資料番号]Vol.2014-SLDM-168 No.28
インデックス生成器合成のためのベクタ対集合の非明示的列挙手法について(設計手法(1),デザインガイア2014-VLSI設計の新しい大地-)

松永 裕介,  

[発表日]2014/11/19
[資料番号]VLD2014-95,DC2014-49
20-nm CMOSによる1-tap DFE付56Gbpsデータ受信器(インターコネクト技術,デザインガイア2014-VLSI設計の新しい大地-)

坂井 靖文,  柴崎 崇之,  檀上 匠,  山口 久勝,  森 俊彦,  小柳 洋一,  田村 泰孝,  

[発表日]2014/11/19
[資料番号]VLD2014-96,CPM2014-127,ICD2014-70,CPSY2014-84,DC2014-50,RECONF2014-45
クリティカルエリアに基づくブリッジ故障テスト生成および評価に関する一考察(テスト設計手法,デザインガイア2014-VLSI設計の新しい大地-)

新井 雅之,  中山 裕太,  岩崎 一彦,  

[発表日]2014/11/19
[資料番号]VLD2014-97,DC2014-51
キャプチャセーフテストベクトルを利用した低消費電力テスト生成法(テスト設計手法,デザインガイア2014-VLSI設計の新しい大地-)

平井 淳士,  細川 利典,  山内 ゆかり,  新井 雅之,  

[発表日]2014/11/19
[資料番号]VLD2014-98,DC2014-52
キャプチャ消費電力削減のためのテストポイント挿入法(テスト設計手法,デザインガイア2014-VLSI設計の新しい大地-)

高橋 慶安,  山崎 紘史,  細川 利典,  吉村 正義,  

[発表日]2014/11/19
[資料番号]VLD2014-99,DC2014-53
キャプチャ消費電力削減のためのマルチサイクルキャプチャテスト生成法(テスト設計手法,デザインガイア2014-VLSI設計の新しい大地-)

山崎 紘史,  西間木 淳,  細川 利典,  吉村 正義,  

[発表日]2014/11/19
[資料番号]VLD2014-100,DC2014-54
マルチプレクサ木分割によるフィールドデータ抽出器の構成手法(高位合成,デザインガイア2014-VLSI設計の新しい大地-)

伊東 光希,  川村 一志,  柳澤 政生,  戸川 望,  田宮 豊,  

[発表日]2014/11/19
[資料番号]VLD2014-101,DC2014-55
HDR-mcvを対象とした複数クロックドメインおよび複数電源電圧による低電力化高位合成手法(高位合成,デザインガイア2014-VLSI設計の新しい大地-)

阿部 晋矢,  史 又華,  宇佐美 公良,  柳澤 政生,  戸川 望,  

[発表日]2014/11/19
[資料番号]VLD2014-102,DC2014-56
遅延ばらつき許容量を最適化するRDRアーキテクチャ向け高位合成手法(高位合成,デザインガイア2014-VLSI設計の新しい大地-)

萩尾 勇太,  柳澤 政生,  戸川 望,  

[発表日]2014/11/19
[資料番号]VLD2014-103,DC2014-57
演算の移動度を利用した束データ方式による非同期式回路の電力最適化手法の検討(高位合成,デザインガイア2014-VLSI設計の新しい大地-)

保坂 隼也,  齋藤 寛,  

[発表日]2014/11/19
[資料番号]VLD2014-104,DC2014-58
<<123>> 21-40hit(52hit)