講演名 | 2014/11/19 複数故障モデルに対する多重故障テストパタン生成(設計手法(1),デザインガイア2014-VLSI設計の新しい大地-) 藤田 昌宏, ミシュチェンコ アラン, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 縮退故障やトグル故障など、複数の故障モデルに対して、冗長故障を除く全ての多重故障を検出するテストパタン生成手法の提案とそれをISCAS89ベンチマーク回路に適用した初期結果について報告する。縮退故障などの標準的な故障だけでなく、故障の結果実現される論理関数を定義することで、機能故障などユーザ自身が定義した故障に対しても、多重故障に対するテストパタンを生成することができる。十分な時間が与えられれば、提案手法により、標準故障やカスタム故障を自由に組合せた多重故障に対する完全なテストパタンを生成することができる。多重故障の組合せは回路規模に対して指数的に増大するが、インクリメンタルなSAT(論理式充足可能性判定)問題として定式化し、テストパタンを1つずつ順次生成することができる。つまり、必要なテストパタン数が膨大にならない限り、提案手法が完全なテストパタンを生成できる。提案手法を実装し、ISCAS89ベンチマーク回路で実験を行った。これまでの結果では、完全なテストに必要なテストパタン数が単一故障と比較してもそれほど大きくならず、最大数万ゲート規模の回路に対して、種々の故障モデル下の多重故障に対する完全なテストパタンが生成できている。また提案手法ではユーザ定義のカスタムな故障モデルでは任意の機能故障が扱えるため、論理合成における回路最適化にも応用することができる。 |
抄録(英) | An automatic test pattern generation (ATPG) method targeting multiple faults under multiple fault models is proposed with its preliminary experimental results on ISCAS89 benchmark circuits. Not only standard fault models, such as stuck-at faults, but also any functional fault models can be targeted, once the fault model is given in terms of the resulting logic functions under the faults. Given sufficient time, the proposed methods can automatically generate complete sets of test patterns for multiple standard and/or custom faults. Although there are exponentially many combinations of multiple faults, the proposed SAT based formulation can generate test patterns for all of them incrementally. As a consequence, as long as the required numbers of test patterns are not so many, which has been the case for all of our experimental results, we can finish generating complete sets of test patterns. We have implemented the proposed methods, and through experiments we show that complete sets of test patterns targeting multiple faults under various fault models for circuits having up to tens of thousand of gates can be automatically generated. As any functional faults can be dealt with the proposed methods, they can also be applied to circuit transformation based logic synthesis. |
キーワード(和) | 自動テスト生成(ATPG) / 多重故障 / 縮退故障 / 機能故障 |
キーワード(英) | Automatic Test Pattern Generation (ATPG) / Multipl faults / Stuck-at fault / Functional fault |
資料番号 | Vol.2014-SLDM-168 No.28 |
発行日 |
研究会情報 | |
研究会 | VLD |
---|---|
開催期間 | 2014/11/19(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | VLSI Design Technologies (VLD) |
---|---|
本文の言語 | JPN |
タイトル(和) | 複数故障モデルに対する多重故障テストパタン生成(設計手法(1),デザインガイア2014-VLSI設計の新しい大地-) |
サブタイトル(和) | |
タイトル(英) | Automatic Test Pattern Generation Targeting Multiple Faults under Multiple Fault Models |
サブタイトル(和) | |
キーワード(1)(和/英) | 自動テスト生成(ATPG) / Automatic Test Pattern Generation (ATPG) |
キーワード(2)(和/英) | 多重故障 / Multipl faults |
キーワード(3)(和/英) | 縮退故障 / Stuck-at fault |
キーワード(4)(和/英) | 機能故障 / Functional fault |
第 1 著者 氏名(和/英) | 藤田 昌宏 / MASAHIRO FUJITA |
第 1 著者 所属(和/英) | 東京大学大規模集積システム設計教育研究センター VLSI Design and Education Center, The University of Tokyo |
第 2 著者 氏名(和/英) | ミシュチェンコ アラン / ALAN MISHCHENKO |
第 2 著者 所属(和/英) | カリフォルニア大学バークレー校 University of California, Bereley |
発表年月日 | 2014/11/19 |
資料番号 | Vol.2014-SLDM-168 No.28 |
巻番号(vol) | vol.114 |
号番号(no) | 328 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |