| 講演名 | 2014-11-28 キャプチャセーフテストベクトルを利用した低消費電力テスト生成法(テスト設計手法,デザインガイア2014-VLSI設計の新しい大地-) 平井 淳士, 細川 利典, 山内 ゆかり, 新井 雅之, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 実速度スキャンテストにおいて,キャプチャ動作時の過度な電力消費は回路の熱破壊や誤テストといった深刻な問題を引き起こし,歩留り損失の原因のひとつにあげられる.したがって,キャプチャ消費電力が閾値を超えるようなテストベクトルは,不必要な歩留り損失につながるためテストに使用できない.そのため,テスト生成時にキャプチャ消費電力を考慮する必要がある.本論文では初期テスト集合中の低キャプチャ電力テストベクトルを利用した故障シミュレーションベースの低キャプチャ電力テスト生成手法を提案する.提案手法では,シンプルなアルゴリズムで高速に低キャプチャ電力テスト集合を生成する.ISCAS'89, ITC'99ベンチマーク回路を用いた実験では,従来の低キャプチャ電力テスト生成手法と比較して最大で301倍高速に低キャプチャ電力テスト集合を生成し,アンセーフ故障数を平均97%削減したことを示す. |
| 抄録(英) | In at-speed scan testing, capture power is a serious problem because the high power dissipation that can occur when the response for a test vector is captured by flip-flops results in circuit-damaging high temperature and timing errors, which may cause significant capture-induced yield loss. Thus, the test vectors that violate capture power constraints are not able to be used for at-speed scan testing in order to prevent unnecessary yield loss. Therefore, in test generation, it is necessary to consider capture power. In this paper, we propose a new low capture power test generation method based on fault simulation using low capture power test vectors in an initial test set. The simple simulation-based method can generate a low capture power test set in a short time. Experimental results show that the use of this method reduces the number of unsafe-faults by 97% on average and shorten test generation time by 301 times on maximum compared with the conventional low capture power test generation method. |
| キーワード(和) | 低消費電力 / テスト生成 / キャプチャセーフテストベクトル / テストベクトル合成 / アンセーフ故障 |
| キーワード(英) | low power / test generation / capture safe test vectors / test vector synthesis / unsafe faults |
| 資料番号 | VLD2014-98,DC2014-52 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2014/11/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | キャプチャセーフテストベクトルを利用した低消費電力テスト生成法(テスト設計手法,デザインガイア2014-VLSI設計の新しい大地-) |
| サブタイトル（和） | |
| タイトル（英） | A Test Generation Method for Low Capture Power Using Capture Safe Test Vectors |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 低消費電力 / low power |
| キーワード(2)（和/英） | テスト生成 / test generation |
| キーワード(3)（和/英） | キャプチャセーフテストベクトル / capture safe test vectors |
| キーワード(4)（和/英） | テストベクトル合成 / test vector synthesis |
| キーワード(5)（和/英） | アンセーフ故障 / unsafe faults |
| 第 1 著者 氏名（和/英） | 平井 淳士 / Atsushi HIRAI |
| 第 1 著者 所属（和/英） | 日本大学大学院生産工学研究科 Graduate school of Industrial Technology, Nihon University |
| 第 2 著者 氏名（和/英） | 細川 利典 / Toshinori HOSOKAWA |
| 第 2 著者 所属（和/英） | 日本大学生産工学部 College of Industrial Technology, Nihon University |
| 第 3 著者 氏名（和/英） | 山内 ゆかり / Yukari YAMAUCHI |
| 第 3 著者 所属（和/英） | 日本大学生産工学部 College of Industrial Technology, Nihon University |
| 第 4 著者 氏名（和/英） | 新井 雅之 / Masayuki ARAI |
| 第 4 著者 所属（和/英） | 日本大学生産工学部 College of Industrial Technology, Nihon University |
| 発表年月日 | 2014-11-28 |
| 資料番号 | VLD2014-98,DC2014-52 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 328 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |