| 講演名 | 2014-11-27 インデックス生成器合成のためのベクタ対集合の非明示的列挙手法について(設計手法(1),デザインガイア2014-VLSI設計の新しい大地-) 松永 裕介, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では並列インデックス生成器を合成する際に必要となるベクタ集合の分割を効率よく表現する手法について述べる.具体的には,分割により区別されるベクタ対の集合を2分決定グラフを用いて非明示的に列挙し,分割に関する演算を2分決定グラフを用いた論理演算で実現するものである. |
| 抄録(英) | This paper describes efficient representation for partitioning of vector set, which is used for synthesizing parallel index generator. More concretely, this method implicitly enumerates the set of vector-pairs which is derived from a partitioning of vector set using Binary Decision Diagrams. Operations on vector-pair set are efficiently implemented with logic operations on Binary Decision Diagrams. |
| キーワード(和) | インデックス生成関数 / 集合の分割 / 特徴関数 / 2分決定グラフ |
| キーワード(英) | index generation function / set partitioning / characteristic function / Binary Decision Diagrams |
| 資料番号 | VLD2014-95,DC2014-49 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2014/11/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | インデックス生成器合成のためのベクタ対集合の非明示的列挙手法について(設計手法(1),デザインガイア2014-VLSI設計の新しい大地-) |
| サブタイトル（和） | |
| タイトル（英） | On Implicit Enumeration of Vector Pair Set for Synthesizing Index Generator |
| サブタイトル（和） | |
| キーワード(1)（和/英） | インデックス生成関数 / index generation function |
| キーワード(2)（和/英） | 集合の分割 / set partitioning |
| キーワード(3)（和/英） | 特徴関数 / characteristic function |
| キーワード(4)（和/英） | 2分決定グラフ / Binary Decision Diagrams |
| 第 1 著者 氏名（和/英） | 松永 裕介 / Yusuke MATSUNAGA |
| 第 1 著者 所属（和/英） | 九州大学大学院システム情報科学研究院 Faculty of Information Science and Electorical Engineering, Kyushu University |
| 発表年月日 | 2014-11-27 |
| 資料番号 | VLD2014-95,DC2014-49 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 328 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |