基礎・境界/NOLTA-VLSI設計技術(開催日:2003/11/21)

タイトル/著者/発表日/資料番号
自動合成を指向した階層型マルチプロセッサアーキテクチャとその設計(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

大川 大介,  西門 秀人,  原武 弘,  加藤 俊之,  山内 寛紀,  

[発表日]2003/11/21
[資料番号]VLD2003-88
面積制約付きCAMプロセッサ合成手法(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

石川 裕一朗,  宮岡 祐一郎,  戸川 望,  柳澤 政生,  大附 辰夫,  

[発表日]2003/11/21
[資料番号]VLD2003-89
FPGAによる組込み制御を目的としたプロセッサシステムの改良(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

荒木 英夫,  久津輪 敏郎,  原嶋 勝美,  

[発表日]2003/11/21
[資料番号]VLD2003-90
自己ハザードによるCISCパイプラインプロセッサのメモリアクセスステージ低減手法(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

渡辺 貴宏,  宮崎 範子,  伊藤 和人,  

[発表日]2003/11/21
[資料番号]VLD2003-91
専用回路を用いたマイクロプロセッサにおけるパーミュテーションの高速化(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

木村 和也,  大橋 岳洋,  高木 直史,  高木 一義,  

[発表日]2003/11/21
[資料番号]VLD2003-92
Java言語による階層バス調停ポリシーを持つバスシステムのモデリング及びシミュレーション(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

北口 智,  谷本 匡亮,  中田 明夫,  東野 輝夫,  

[発表日]2003/11/21
[資料番号]VLD2003-93
状態空間の分割を用いた量子探索ハードウェアシミュレータ(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

高木 文博,  中西 正樹,  山下 茂,  渡邊 勝正,  

[発表日]2003/11/21
[資料番号]VLD2003-94
能動関数モジュールを再配置可能なアクティブソフトウェア向けアーキテクチャの提案(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

伴野 充,  中西 正樹,  山下 茂,  渡邊 勝正,  

[発表日]2003/11/21
[資料番号]VLD2003-95
CMOS論理セルレイアウトの網羅的生成による製造時の配線欠陥最小化手法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

飯塚 哲也,  池田 誠,  浅田 邦博,  

[発表日]2003/11/21
[資料番号]VLD2003-96
低温域におけるMoveの制限によるSimulated Annealing法を用いたパッキングの高速化(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

内田 誠司,  高橋 篤司,  

[発表日]2003/11/21
[資料番号]VLD2003-97
配線長を考慮したクラスタリングに基づくスタンダードセル階層配置手法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

窪田 創,  若林 真一,  小出 哲士,  辻 敏夫,  

[発表日]2003/11/21
[資料番号]VLD2003-98
クロストークノイズとシールド効果を考慮したクロスポイント割り当ての高速解法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

木田 圭治,  朱 小科,  庄 昌文,  高島 康裕,  中武 繁寿,  

[発表日]2003/11/21
[資料番号]VLD2003-99
クロストーク遅延予防のための詳細配線制約生成手法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

依田 友幸,  中野 幹雄,  南 文裕,  山田 正昭,  

[発表日]2003/11/21
[資料番号]VLD2003-100
格子変換による多ネット等長配線アルゴリズム(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

久保 ゆき子,  宮下 弘,  梶谷 洋司,  立石 和之,  

[発表日]2003/11/21
[資料番号]VLD2003-101
アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル配置手法の提案(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

野島 隆志,  朱 小科,  高島 康裕,  中武 繁寿,  梶谷 洋司,  

[発表日]2003/11/21
[資料番号]VLD2003-102
Selected Sequence-Pairを用いたレクトリニア多角形パッキングの高速化(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

池田 顕,  児玉 親亮,  中込 明広,  藤吉 邦洋,  

[発表日]2003/11/21
[資料番号]VLD2003-103
セグメント分割配線によるギガヘルツ信号伝送の高品質化(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

安永 守利,  吉原 郁夫,  

[発表日]2003/11/21
[資料番号]VLD2003-104
大規模デジタル回路におけるグラウンド雑音の解析(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

杉本 智彦,  奥本 健,  永田 真,  瀧和 男,  

[発表日]2003/11/21
[資料番号]VLD2003-105
スタブを用いた電源安定化手法(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

名倉 徹,  池田 誠,  浅田 邦博,  

[発表日]2003/11/21
[資料番号]VLD2003-106
ヘテロジニアスMDDにおける平均パス長の最小化法について(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

永山 忍,  笹尾 勤,  

[発表日]2003/11/21
[資料番号]VLD2003-107
<<123>> 21-40hit(48hit)