| 講演名 | 2003/11/21 面積制約付きCAMプロセッサ合成手法(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-) 石川 裕一朗, 宮岡 祐一郎, 戸川 望, 柳澤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本研究室ではCAM(連想メモリ)を使用するプロセッサを合成するシステムを構築中である.現在のシステムはC言語で記述されたアプリケーション記述を入力としてそのアプリケーションを実行するプロセッサの最適なハードウェア構成を出力する.本稿では現在のシステムに面積制約機能を付加する.提案手法ではCAMの一部をRAMに置換してプロセッサの面積を削減する.本システムは面積制約を満足した上で実行時間を最小化する,CAMからRAMへ置換する量を導出できる.計算機実験により,面積制約を満たした上で,システムに入力されたアプリケーションを最遠に実行するプロセッサの構成を出力できる事を確認した. |
| 抄録(英) | We have been building the hardware/software cosynthesis system for a processor core with a content addressable memory (CAM). We input a description of an application program written in C language into the system, and the system outputs an optimal hardware configration of a CAM processor which executes an inputted application program. This paper extends our hardware/software cosynthesis system which incorporates area constraints for a CAM processor. We reduce the CAM processor's area by replacing CAM with RAM. The system computes the number of CAM words which minimizes the execution time with meeting the area constraints. Experimental results for practical application program show that the system can output a configration of the processor which executes the application program fastest with meeting the area constraints. |
| キーワード(和) | 連想メモリ / CAMプロセッサ / 一致検索 / 面積制約 / ハードウェア/ソフトウェア協調設計 |
| キーワード(英) | Content Addressable Memory / equivalent search / area constraint / HW/SW cosynthesis |
| 資料番号 | VLD2003-89 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2003/11/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 面積制約付きCAMプロセッサ合成手法(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-) |
| サブタイトル（和） | |
| タイトル（英） | A Hardware/Software Cosynthesis Method for CAM Processor with Area Constraints |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 連想メモリ / Content Addressable Memory |
| キーワード(2)（和/英） | CAMプロセッサ / equivalent search |
| キーワード(3)（和/英） | 一致検索 / area constraint |
| キーワード(4)（和/英） | 面積制約 / HW/SW cosynthesis |
| キーワード(5)（和/英） | ハードウェア/ソフトウェア協調設計 |
| 第 1 著者 氏名（和/英） | 石川 裕一朗 / Yuichiro ISHIKAWA |
| 第 1 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 宮岡 祐一郎 / Yuichiro MIYAOKA |
| 第 2 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 第 3 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 3 著者 所属（和/英） | 北九州市立大学国際環境工学部情報メディア工学科:早稲田大学理工学総合研究センター Dept. of Information and Media Sciences, The University of Kitakyushu:Advanced Research Institute for Science and Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 4 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 第 5 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 5 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 発表年月日 | 2003/11/21 |
| 資料番号 | VLD2003-89 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 476 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |