| 講演名 | 2003/11/21 Java言語による階層バス調停ポリシーを持つバスシステムのモデリング及びシミュレーション(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-) 北口 智, 谷本 匡亮, 中田 明夫, 東野 輝夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では、バス調停方式のリファインメントを可能にする実行可能なバスシステム記述法およびシミュレーションによる性能評価手法を提案する。提案手法では、バスを共有するモジュール間の調停を階層的な記述により与える。そして、その階層バス調停記述を含めたバスシステムの構成情報を基に生成されるJavaスケルトンにモジュール動作仕様を記述することで、モデルリングおよびシミュレータの構築を行う。バス調停は、IDやサイズなどのメッセージの持つプロパティやタイムスライスなどを基に、階層構造を利用してトーナメントを行うものであり、自由度の高いものを記述可能である。調停方式変更によるシステム動作変更が許容可能なものであるかどうかは、シミュレーションにて確認可能である。この環境を用い、バス調停方式のリファインメントを導入することにより、開発効率の向上を計る。二次元グラフィクス描画表示システムに適用し、本手法の有用性を示す。 |
| 抄録(英) | We propose a methodology for modelling bus systems with a variety of arbitration policies by executable specifications, and for evaluating performance by simulation. In our methodology, we produce a Java skeleton automatically by a tool from a configuration information of the target bus system and an arbitration policy for each bus shared by the modules. We can construct the model of the bus system by writing the behavior of each module into the produced Java skeleton. The resulting Java program becomes both an executable specification and a simulator. The arbitration policy, supported by our tool is based on any combination of factors including time slicing and the characteristics (ex. id, size, ... etc.), combined in a hierachical structure. Using our tool, we can describe many kinds of bus arbitration policies, and check whether a modification of an arbitration policy does not affect badly the system's (timed) behavior. We also apply our methodology to a two-dimensional graphics system example in order to show its effectiveness. |
| キーワード(和) | 性能評価 / シミュレーション / 実行可能仕様 / バスアーキテクチャ / Java言語 / 調停方式 |
| キーワード(英) | performance evaluation / simulation / executable specification / bus architecture / Java / arbitration policy |
| 資料番号 | VLD2003-93 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2003/11/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Java言語による階層バス調停ポリシーを持つバスシステムのモデリング及びシミュレーション(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-) |
| サブタイトル（和） | |
| タイトル（英） | Modeling and Simulation of Bus System with Hierarchical Bus Arbitration Policy in Java |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 性能評価 / performance evaluation |
| キーワード(2)（和/英） | シミュレーション / simulation |
| キーワード(3)（和/英） | 実行可能仕様 / executable specification |
| キーワード(4)（和/英） | バスアーキテクチャ / bus architecture |
| キーワード(5)（和/英） | Java言語 / Java |
| キーワード(6)（和/英） | 調停方式 / arbitration policy |
| 第 1 著者 氏名（和/英） | 北口 智 / Tomo KITAGUCHI |
| 第 1 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 第 2 著者 氏名（和/英） | 谷本 匡亮 / Tadaaki TANIMOTO |
| 第 2 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 第 3 著者 氏名（和/英） | 中田 明夫 / Akio NAKATA |
| 第 3 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 第 4 著者 氏名（和/英） | 東野 輝夫 / Teruo HIGASHINO |
| 第 4 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 発表年月日 | 2003/11/21 |
| 資料番号 | VLD2003-93 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 476 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |