講演名 | 2003/11/21 専用回路を用いたマイクロプロセッサにおけるパーミュテーションの高速化(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-) 木村 和也, 大橋 岳洋, 高木 直史, 高木 一義, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 近年,情報の暗号化の重要性が高くなるにつれて,暗号化及び復号の処理の高速化が望まれるようになってきている.計算機のワード内のビットを指定された順に置換する操作であるワード内パーミュテーションは,様々な暗号化及び復号の処理の中で用いられており,処理の高速化が求められているが,現在のマイクロプロセッサにはパーミュテーションを効率よく実行できるような命令は実装されていない.本稿では,マイクロプロセッサに専用回路を付加することにより,ワード内の任意のパーミュテーションを高速に実行する方法を提案する.提案方法ではソースコードのコンパイルの際に,プリプロセッサがバイトニックソートをシミュレートすることで,専用回路で用いる命令コード列を生成する.提案する専用回路は完全シャフル,またはサブシャフルと比較交換を行う回路でありこれを繰り返し用いてパーミュテーションを実現する. |
抄録(英) | Recently, as the importance of information encryption is increasing, acceleration of encryption and decryption processes is desired. Permutation is the operation that replaces data bits in specified order, and is used in several encryption and decryption algorithms. However, existing microprocessors do not have instructions efficent for performing arbitrary permutation. In this paper, we propose an accerelation method for arbitrary permutation by adding a dedicated circuit. When compiling a source code, preprocesseor produces instruction codes for the dedicated circuit by simulating bitonic sort. The dedicated circuit does perfect-shuffle or sub-shuffle and compare-and-swap operations. Permutaiton can be executed by using this circuit repeatedly. |
キーワード(和) | パーミュテーション / 完全シャフル / サブシャフル / バイトニッタソート |
キーワード(英) | permutation / perfect-shuffle / sub-shuffle / bitonic-sort |
資料番号 | VLD2003-92 |
発行日 |
研究会情報 | |
研究会 | VLD |
---|---|
開催期間 | 2003/11/21(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | VLSI Design Technologies (VLD) |
---|---|
本文の言語 | JPN |
タイトル(和) | 専用回路を用いたマイクロプロセッサにおけるパーミュテーションの高速化(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-) |
サブタイトル(和) | |
タイトル(英) | Dedicated Circuit for Accelerating Permutation on Microprocessor |
サブタイトル(和) | |
キーワード(1)(和/英) | パーミュテーション / permutation |
キーワード(2)(和/英) | 完全シャフル / perfect-shuffle |
キーワード(3)(和/英) | サブシャフル / sub-shuffle |
キーワード(4)(和/英) | バイトニッタソート / bitonic-sort |
第 1 著者 氏名(和/英) | 木村 和也 / Kazuya KIMURA |
第 1 著者 所属(和/英) | 名古屋大学大学院情報科学研究科 Graduate School of Information Science, Nagoya University |
第 2 著者 氏名(和/英) | 大橋 岳洋 / Takehiro OHASHI |
第 2 著者 所属(和/英) | 名古屋大学大学院情報科学研究科 Graduate School of Information Science, Nagoya University |
第 3 著者 氏名(和/英) | 高木 直史 / Naofumi TAKAGI |
第 3 著者 所属(和/英) | 名古屋大学大学院情報科学研究科 Graduate School of Information Science, Nagoya University |
第 4 著者 氏名(和/英) | 高木 一義 / Kazuyoshi TAKAGI |
第 4 著者 所属(和/英) | 名古屋大学大学院情報科学研究科 Graduate School of Information Science, Nagoya University |
発表年月日 | 2003/11/21 |
資料番号 | VLD2003-92 |
巻番号(vol) | vol.103 |
号番号(no) | 476 |
ページ範囲 | pp.- |
ページ数 | 5 |
発行日 |