基礎・境界/NOLTA-VLSI設計技術(開催日:2013/02/25)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]2013/2/25
[資料番号]
目次

,  

[発表日]2013/2/25
[資料番号]
正誤表

,  

[発表日]2013/2/25
[資料番号]
エラートレラントアプリケーションのための多重縮退故障を用いた論理簡単化アルゴリズム(ディペンダブル(1),システムオンシリコンを支える設計技術)

亀井 惇平,  松木 伸伍,  岩垣 剛,  市原 英行,  井上 智生,  

[発表日]2013/2/25
[資料番号]VLD2012-136
パラメータ推定に基づくIDDQ電流しきい値決定のオンラインテストに向けた高速化(ディペンダブル(1),システムオンシリコンを支える設計技術)

新谷 道広,  佐藤 高史,  

[発表日]2013/2/25
[資料番号]VLD2012-137
オンチップセンサを用いたばらつき自己補償手法の検討(ディペンダブル(1),システムオンシリコンを支える設計技術)

樋口 裕磨,  橋本 昌宜,  尾上 孝雄,  

[発表日]2013/2/25
[資料番号]VLD2012-138
APR法に基づくLegalization手法(配置最適化,システムオンシリコンを支える設計技術)

平江 正太,  石川 真帆,  高島 康裕,  

[発表日]2013/2/25
[資料番号]VLD2012-139
TSVの挿入を制御する解析的配置手法(配置最適化,システムオンシリコンを支える設計技術)

森田 耕司,  高島 康裕,  

[発表日]2013/2/25
[資料番号]VLD2012-140
Rectilinear Blockに対する解析的配置手法(配置最適化,システムオンシリコンを支える設計技術)

五反田 明了,  高島 康裕,  

[発表日]2013/2/25
[資料番号]VLD2012-141
凸多角形素子に対する最小総変位配置実現手法(配置最適化,システムオンシリコンを支える設計技術)

松ヶ野 紘樹,  平江 正太,  高島 康裕,  

[発表日]2013/2/25
[資料番号]VLD2012-142
C言語動作記述における多重ループ自動パイプライン化のための一手法(上流設計,システムオンシリコンを支える設計技術)

南部 真宏,  神戸 尚志,  

[発表日]2013/2/25
[資料番号]VLD2012-143
粗粒度再構成可能回路自動生成のための高速化手法とその評価(上流設計,システムオンシリコンを支える設計技術)

荒木 統行,  神戸 尚志,  

[発表日]2013/2/25
[資料番号]VLD2012-144
既存RTL資産の高位からの再合成アプローチ(上流設計,システムオンシリコンを支える設計技術)

立岡 真人,  金子 峰雄,  

[発表日]2013/2/25
[資料番号]VLD2012-145
高信頼なネットワークオンチップ実現のためのマルチタスクのスケジューリングとアロケーション(上流設計,システムオンシリコンを支える設計技術)

斎藤 寛,  米田 友洋,  中村 祐一,  

[発表日]2013/2/25
[資料番号]VLD2012-146
サイバーフィジカルシステムとLSI設計技術(招待講演,システムオンシリコンを支える設計技術)

加藤 真平,  枝廣 正人,  

[発表日]2013/2/25
[資料番号]VLD2012-147
小型SoG-LCDの入力配線用最適設計手法とその評価(配線設計,システムオンシリコンを支える設計技術)

水津 太一,  築山 修治,  

[発表日]2013/2/25
[資料番号]VLD2012-148
単層プリント基板のための各ネットの目標配線長達成性を考慮した配線手法(配線設計,システムオンシリコンを支える設計技術)

篠田 享佑,  高橋 篤司,  

[発表日]2013/2/25
[資料番号]VLD2012-149
マルチコアプロセッサのための配線領域共有並列概略配線手法(配線設計,システムオンシリコンを支える設計技術)

新谷 康弘,  稲木 雅大,  永山 忍,  若林 真一,  

[発表日]2013/2/25
[資料番号]VLD2012-150
ライン単位における値の局所性によりキャッシュ容量を有効利用するライン共有キャッシュ(記念講演,VLD Excellent Student Award講演,システムオンシリコンを支える設計技術)

岡 慶太郎,  佐々木 広,  井上 弘士,  

[発表日]2013/2/25
[資料番号]VLD2012-151
An Adaptive Current-Threshold Determination for IDDQ Testing Based on Bayesian Process Parameter Estimation

,  

[発表日]2013/2/25
[資料番号]VLD2012-152
12>> 1-20hit(34hit)