| 講演名 | 2013-03-05 小型SoG-LCDの入力配線用最適設計手法とその評価(配線設計,システムオンシリコンを支える設計技術) 水津 太一, 築山 修治, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 小型液晶ディスプレイ(LCD)の駆動回路は,システムオングラス(SoG)技術を用いて液晶と同じ基板上に形成されるが,ここでの金属配線層は1層であるため,配線設計が重要となる.画面周りの駆動回路領域(いわゆる額縁)を小さくするには,配線幅を小さくしなくてはならず,そうすると,配線遅延や波形なまりが大きくなり,画素データを正しく取り込めなくなる.本文では,このようなSoG LCDにおいて,入力信号配線の配線領域が指定されたとき,クロック信号の遅延とデータ信号の遅延の差のばらつきが許容範囲内で,かつ波形なまり(信号遷移時間)を最小化するような配線幅を見出す手法を提案し,その性能を評価する.提案手法は,配線幅は領域内で一定という条件の下で各配線の配線幅をSmartSPICEのオプティマイザを用いて最適化した結果に比べて,波形なまりを約32%低減する配線を求めることができる. |
| 抄録(英) | The driver circuit of a small Liquid Crystal Display (LCD) is formed on the same glass substrate as LCD by means of the so-called SoG (System on Glass) technology. Since only one metal layer is available for routing in SoG technology, the interconnect design is important. Especially, since one of the main design objectives of driver layout is to minimize its area (frame ofLCD) as small as possible so as to maximize the area of pixel array (display), routing area for the input signals must be minimized. However, if the widths of interconnects of these input signals are not appropriate, the input data may not be caught correctly by latch circuits. Thus, in this paper, we propose a method to find an optimal wire-sizing of input signals for such an SoG LCD, and evaluate its perfonnance. The method could find wire-sizes which reduced the transition time by around 32% from the result obtained by SmartSPICE optimizer under the condition such that the wire-width of each signal is constant in each routing region. |
| キーワード(和) | 配線設計 / 配線幅設計 / 駆動回路 / 液晶ディスプレイ / システムオングラス |
| キーワード(英) | interconnect design / wire-sizing / driver circuit / Liquid Crystal Display / System on Glass |
| 資料番号 | VLD2012-148 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2013/2/25(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 小型SoG-LCDの入力配線用最適設計手法とその評価(配線設計,システムオンシリコンを支える設計技術) |
| サブタイトル（和） | |
| タイトル（英） | An optimal Design Method for Input Signals of Small SoG-LCDs and Its Evaluation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 配線設計 / interconnect design |
| キーワード(2)（和/英） | 配線幅設計 / wire-sizing |
| キーワード(3)（和/英） | 駆動回路 / driver circuit |
| キーワード(4)（和/英） | 液晶ディスプレイ / Liquid Crystal Display |
| キーワード(5)（和/英） | システムオングラス / System on Glass |
| 第 1 著者 氏名（和/英） | 水津 太一 / Taichi SUIZU |
| 第 1 著者 所属（和/英） | 中央大学大学院理工学研究科 Graduate School of Science and Engineering, Chuo University |
| 第 2 著者 氏名（和/英） | 築山 修治 / Shuji TSUKIYAMA |
| 第 2 著者 所属（和/英） | 中央大学大学院理工学研究科 Graduate School of Science and Engineering, Chuo University |
| 発表年月日 | 2013-03-05 |
| 資料番号 | VLD2012-148 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 451 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |