講演名 2013-03-04
オンチップセンサを用いたばらつき自己補償手法の検討(ディペンダブル(1),システムオンシリコンを支える設計技術)
樋口 裕磨, 橋本 昌宜, 尾上 孝雄,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 半導体の製造プロセスの微細化に伴い,回路性能や歩留まりへの製造ばらつきの影響が深刻化している.製造後に回路性能を調整する目的で,電圧スケーリングや基板バイアスを用いた制御法が提案されてきた.しかし,チップ別性能調整は一般に製造されたチップ毎にテストを繰返して実施する必要があるため調整コストが大きく,多くの品種で現実的ではない.そこで本研究では,チップに搭載されたリングオシレータセンサによってデバイスパラメータばらつきを推定し,その結果に基づいてばらつきの影響を自己補償することにより低調整コストでチップ別性能調整を行うことを想定する.センサ出力から得られるゲート長やPMOS/NMOSの闇値電圧の情報を基に,速度制約を満たす内で最も消費電力が低い電源電圧と基板バイアスの組合せを調整に用いる自己性能補償手法を提案する.ばらつきセンサが誤差無く正確にデバイスパラメータばらつきを推定できる場合,提案手法は,電圧スケ-リングや基板バイアスで速度のみを調整する従来手法と比べて,消費電力の平均値μを9.3%から32.1%,最悪値μ+3δを0.5%から53.5%削減できる.また本研究では,ばらつきセンサの推定誤差と歩留まりや消費電力の関係を明らかにした.
抄録(英) Manufacturing variability is becoming more influential on circuit performance and parametric yield, and is predicted to get much severer according to device miniaturization. To)improve the circuit performance after fabrication and sustain parametric yield, several adaptation methods using voltage scaling and adaptive body biasing have been proposed. However, most of these methods require prohibitively large tuning cost, because they adjust performance by repeating tests to check if timing constraints are met. This work focuses on a self-compensation method for manufacturing variability, which requires less adjustment cost. In addition, we present a self-tuning methods giving a combination of voltage scaling and body biasing, which minimizes power consumption while satisfying timing constraints on the basis of estimated device-parameter variation. Assuming a case that variation parameters could be perfectly estimated, the mean value μ of power consumption is reduced by 9.3% to 32.1%, and the worst-case value μ+3δ is reduced by 0.5%to 53.5% compared to voltage scaling and body biasing. We also investigate the impact of sensor accuracy on parametric yield and power consumption.
キーワード(和) 製造ばらつき / 自己補償 / 製造後性能調整 / 歩留まり / 消費電力
キーワード(英) manufacturing variability / self-compensation / post-silicon tuning / yield / power consumption
資料番号 VLD2012-138
発行日

研究会情報
研究会 VLD
開催期間 2013/2/25(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) オンチップセンサを用いたばらつき自己補償手法の検討(ディペンダブル(1),システムオンシリコンを支える設計技術)
サブタイトル(和)
タイトル(英) Self-Compensation of Manufacturing Variability using On-Chip Sensors
サブタイトル(和)
キーワード(1)(和/英) 製造ばらつき / manufacturing variability
キーワード(2)(和/英) 自己補償 / self-compensation
キーワード(3)(和/英) 製造後性能調整 / post-silicon tuning
キーワード(4)(和/英) 歩留まり / yield
キーワード(5)(和/英) 消費電力 / power consumption
第 1 著者 氏名(和/英) 樋口 裕磨 / Yuma HIGUCHI
第 1 著者 所属(和/英) 大阪大学大学院情報科学研究科
Dept. Information Systems Engineering, Osaka University
第 2 著者 氏名(和/英) 橋本 昌宜 / Masanori HASHIMOTO
第 2 著者 所属(和/英) 大阪大学大学院情報科学研究科
Dept. Information Systems Engineering, Osaka University
第 3 著者 氏名(和/英) 尾上 孝雄 / Takao ONOYE
第 3 著者 所属(和/英) 大阪大学大学院情報科学研究科
Dept. Information Systems Engineering, Osaka University
発表年月日 2013-03-04
資料番号 VLD2012-138
巻番号(vol) vol.112
号番号(no) 451
ページ範囲 pp.-
ページ数 5
発行日