|
Japanese / English
|
|
||
| トップ & 開催スケジュール / 取り扱う分野 / 表彰 / 参加・発表申込み方法 / 写真集 / 専門委員 / DB / リンク | ||
DB info
野口正一, 小野里好邦, カニイルジャイデヴ,"可変プロセッサ容量における入力バッファ制限方式の性能についての数学的研究",
信学技報 CS91-41, pp. 31-36, 1991年7月.
Noguchi Shouichi, Onozato Yoshikuni and Kaniyil Jaidev,
"A Numericul Investigation On the performance of an Input Buffer Limiting Scheme Under Varging Processor Capacities,"
IEICE Tech. Rep., CS91-41, pp. 31-36, July 1991.
資料番号: CS91-41, SAT91-32, SSE91-37, IN91-37
pLaTeX format
機械的に名前の省略を行っています。上と比較して誤りがないことを確認してからカット＆ペーストして下さい。
\bibitem{cs91-41}
野口正一, 小野里好邦, カニイルジャイデヴ,
``可変プロセッサ容量における入力バッファ制限方式の性能についての数学的研究'',
信学技報 CS91-41, pp.~31-36, 1991年7月.
\bibitem{cs91-41}
Noguchi~Shouichi, Onozato~Yoshikuni and Kaniyil~Jaidev,
``A Numericul Investigation On the performance of an Input Buffer Limiting Scheme Under Varging Processor Capacities,''
{\em IEICE Tech. Rep.}, CS91-41, pp.~31-36, July 1991.
| トップ & 開催スケジュール / 取り扱う分野 / 表彰 / 参加・発表申込み方法 / 写真集 / 専門委員 / DB / リンク |
ご意見，ご要望のある方は，ＣＳ研究会ホームページ管理者にご連絡ください．迷惑メール対策により，ホームページ記載のメールアドレスの一部を全角文字または画像としております．あらかじめご了承ください．
 |
IEICEホームページ |  |
 |
情報伝送と信号処理 ワークショップ |