|
Japanese / English
|
|
||
| トップ & 開催スケジュール / 取り扱う分野 / 表彰 / 参加・発表申込み方法 / 写真集 / 専門委員 / DB / リンク | ||
DB info
國枝博昭, 藤田宗範,"剰余数系ディジタル信号処理における高速スケ-リングのハ-ドウェア構成",
信学技報 CS87-148, pp. 49-54, 1988年3月.
Kunieda Hiroaki and Fujita Munenori,
"A Hardware Implementation for Fast Scaling Algorithm in Residue Number System Digital Signal Processing,"
IEICE Tech. Rep., CS87-148, pp. 49-54, March 1988.
資料番号: CS87-148, CAS87-242
pLaTeX format
機械的に名前の省略を行っています。上と比較して誤りがないことを確認してからカット＆ペーストして下さい。
\bibitem{cs87-148}
國枝博昭, 藤田宗範,
``剰余数系ディジタル信号処理における高速スケ-リングのハ-ドウェア構成'',
信学技報 CS87-148, pp.~49-54, 1988年3月.
\bibitem{cs87-148}
Kunieda~Hiroaki and Fujita~Munenori,
``A Hardware Implementation for Fast Scaling Algorithm in Residue Number System Digital Signal Processing,''
{\em IEICE Tech. Rep.}, CS87-148, pp.~49-54, March 1988.
| トップ & 開催スケジュール / 取り扱う分野 / 表彰 / 参加・発表申込み方法 / 写真集 / 専門委員 / DB / リンク |
ご意見，ご要望のある方は，ＣＳ研究会ホームページ管理者にご連絡ください．迷惑メール対策により，ホームページ記載のメールアドレスの一部を全角文字または画像としております．あらかじめご了承ください．
 |
IEICEホームページ |  |
 |
情報伝送と信号処理 ワークショップ |