Japanese / English

DB info

西村和人, 廣田正樹, 寺原隆文, 松井秀樹,
"低遅延レイヤ2スイッチにおける自律型Time Aware ShaperのFPGA試作",
信学技報 CS2019-5, pp. 25-30, 2019年4月.

Kazuto Nishimura, Masaki Hirota, Takafumi Terahara and Hideki Matsui,
"FPGA prototype of autonomous Time Aware Shaper for low-latency layer 2 switch,"
IEICE Tech. Rep., CS2019-5, pp. 25-30, April 2019.

資料番号: CS2019-5

pLaTeX format

機械的に名前の省略を行っています。上と比較して誤りがないことを確認してからカット&ペーストして下さい。

\bibitem{cs2019-5}
西村和人, 廣田正樹, 寺原隆文, 松井秀樹,
``低遅延レイヤ2スイッチにおける自律型Time Aware ShaperのFPGA試作'',
信学技報 CS2019-5, pp.~25-30, 2019年4月.

\bibitem{cs2019-5}
N.~Kazuto, H.~Masaki, T.~Takafumi and M.~Hideki,
``FPGA prototype of autonomous Time Aware Shaper for low-latency layer 2 switch,''
{\em IEICE Tech. Rep.}, CS2019-5, pp.~25-30, April 2019.

学会データベースから文献情報を得る

戻る

 トップ & 開催スケジュール / 取り扱う分野 / 表彰 / 参加・発表申込み方法 / 写真集/ 専門委員 / DB / リンク

ご意見,ご要望のある方は,CS研究会ホームページ管理者にご連絡ください.迷惑メール対策により,ホームページ記載のメールアドレスの一部を全角文字または画像としております.あらかじめご了承ください.

IEICE logo  IEICEホームページ CSWS logo  情報伝送と信号処理
ワークショップ