情報・システム-ディペンダブルコンピューティング(開催日：2009/11/25)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]2009/11/25
[資料番号]
目次

,  

[発表日]2009/11/25
[資料番号]
高位合成の完全ILP記述に基づくマルチプレクサの最小化(高位・論理設計,デザインガイア2009-VLSI設計の新しい大地-)

井上 恵介,  金子 峰雄,  

[発表日]2009/11/25
[資料番号]VLD2009-43,DC2009-30
条件依存処理の実行確率を考慮した消費電力削減および二重電源電圧への応用(高位・論理設計,デザインガイア2009-VLSI設計の新しい大地-)

伊藤 和人,  金 玄俊,  

[発表日]2009/11/25
[資料番号]VLD2009-44,DC2009-31
LSIのデータ通信消費電力を削減するリソースバインディング手法(高位・論理設計,デザインガイア2009-VLSI設計の新しい大地-)

世渡 秀和,  伊藤 和人,  

[発表日]2009/11/25
[資料番号]VLD2009-45,DC2009-32
タイミングを考慮したハードウェア/ソフトウェア分割手法の評価(システム設計,デザインガイア2009-VLSI設計の新しい大地-)

松永 惇弥,  村岡 道明,  

[発表日]2009/11/25
[資料番号]VLD2009-46,DC2009-33
組み込みアプリケーションを対象とした2階層ユニファイドキャッシュのシミュレーション手法(システム設計,デザインガイア2009-VLSI設計の新しい大地-)

小林 優太,  戸川 望,  柳澤 政生,  大附 辰夫,  

[発表日]2009/11/25
[資料番号]VLD2009-47,DC2009-34
2階層キャッシュメモリにおけるシミュレーションベースのバス幅最適化手法(システム設計,デザインガイア2009-VLSI設計の新しい大地-)

渡辺 信太,  戸川 望,  柳澤 政生,  大附 辰夫,  

[発表日]2009/11/25
[資料番号]VLD2009-48,DC2009-35
順序回路のソフトエラー耐性評価における近似手法の計算精度および実行時間の評価(ディペンダブル設計,デザインガイア2009-VLSI設計の新しい大地-)

赤峰 悠介,  吉村 正義,  松永 裕介,  

[発表日]2009/11/25
[資料番号]VLD2009-49,DC2009-36
ソフトエラー検出機能を有するBILBOレジスタ(ディペンダブル設計,デザインガイア2009-VLSI設計の新しい大地-)

菅澤 正弘,  難波 一輝,  伊藤 秀男,  

[発表日]2009/11/25
[資料番号]VLD2009-50,DC2009-37
プロセス二重化とプロセス対交換によるチップマルチプロセッサの高信頼化手法(ディペンダブル設計,デザインガイア2009-VLSI設計の新しい大地-)

長井 智英,  今井 雅,  南谷 崇,  

[発表日]2009/11/25
[資料番号]VLD2009-51,DC2009-38
スキャンベース攻撃とその防御法に対する定量的なセキュリティ評価(ディペンダブル設計,デザインガイア2009-VLSI設計の新しい大地-)

伊藤 侑磨,  吉村 正義,  安浦 寛人,  

[発表日]2009/11/25
[資料番号]VLD2009-52,DC2009-39
DEFデータの視覚化による故障箇所候補の特定(テストI,デザインガイア2009-VLSI設計の新しい大地-)

岸 和敬,  眞田 克,  

[発表日]2009/11/25
[資料番号]VLD2009-53,DC2009-40
テスト容易性と救済可能性を考慮した歩留まりモデルに関する考察(テストI,デザインガイア2009-VLSI設計の新しい大地-)

天野 雄二郎,  吉川 祐樹,  市原 英行,  井上 智生,  

[発表日]2009/11/25
[資料番号]VLD2009-54,DC2009-41
信号値遷移削減のためのドントケア判定率の最適化に関する研究(テストI,デザインガイア2009-VLSI設計の新しい大地-)

別府 厳,  宮瀬 紘平,  大和 勇太,  温 暁青,  梶原 誠司,  

[発表日]2009/11/25
[資料番号]VLD2009-55,DC2009-42
プログラマブル光再構成型ゲートアレイのホログラム窓の影響解析(設計事例,デザインガイア2009-VLSI設計の新しい大地-)

久保田 慎也,  渡邊 実,  

[発表日]2009/11/25
[資料番号]VLD2009-56,DC2009-43
電流モード型DC-DCコンバータ用小型適応型スロープ補償回路(設計事例,デザインガイア2009-VLSI設計の新しい大地-)

柴田 公男,  範 公可,  

[発表日]2009/11/25
[資料番号]VLD2009-57,DC2009-44
クロストークによる遅延変動を考慮した論理シミュレーション(物理設計,デザインガイア2009-VLSI設計の新しい大地-)

小林 政幸,  仙頭 航,  豊永 昌彦,  村岡 道明,  

[発表日]2009/11/25
[資料番号]VLD2009-58,DC2009-45
Increasing Yield Using Partially-Programmable Circuits

山下 茂,  吉田 浩章,  藤田 昌宏,  

[発表日]2009/11/25
[資料番号]VLD2009-59,DC2009-46
トランジスタ・アレイ方式に基づくオペアンプのレイアウト設計およびその評価(物理設計,デザインガイア2009-VLSI設計の新しい大地-)

川添 亜里沙,  藤村 徹,  中武 繁寿,  

[発表日]2009/11/25
[資料番号]VLD2009-60,DC2009-47
12>> 1-20hit(30hit)