| 講演名 | 2009-12-02 2階層キャッシュメモリにおけるシミュレーションベースのバス幅最適化手法(システム設計,デザインガイア2009-VLSI設計の新しい大地-) 渡辺 信太, 戸川 望, 柳澤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では組み込みアプリケーションを対象とし,2階層キャッシュメモリにおけるバス幅とキャッシュ構成のシミュレーションベースの最適化手法を提案する.まず,キャッシュのヒット/ミス判定とバス幅の最適化を独立して考えることができることを示す.キャッシュのヒット/ミス判定はCRCB手法を適用することで効率的に探索する.バス幅の最適化はキャッシュとバスの持つ性質を利用することで効率的な探索を可能とする.本手法の評価として,総メモリアクセス時間最小または総消費エネルギー最小となるようなキャッシュ・バス構成を探索するシステムを構築し,単純な全探索と比較して最大で835.91倍高速化した. |
| 抄録(英) | In this paper, we propose a simulation-based bus width and cache configuration optimization approach for two-level caches. First, we show that we can consider the cache hit/miss judgment and the bus width optimization independently. Second, the cache hit/miss judgments can be done effectively by applying our CRCB techniques. Then we show several properties for cache and bus width and propose an effective bus width optimization approach based on them. We have developed a system that optimizes cache and bus configuration where total memory access time or total energy consumption is minimized. Our proposed approach totally runs a maximum of 835.91 faster compared to the simple exhaustive approach. |
| キーワード(和) | キャッシュメモリ / バス幅 / キャッシュシミュレーション / キャッシュ最適化 / バス幅最適化 |
| キーワード(英) | cache memory / bus width / cache simulation / cache optimization / bus width optimization |
| 資料番号 | VLD2009-48,DC2009-35 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2009/11/25(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 2階層キャッシュメモリにおけるシミュレーションベースのバス幅最適化手法(システム設計,デザインガイア2009-VLSI設計の新しい大地-) |
| サブタイトル（和） | |
| タイトル（英） | Simulation-Based Bus Width Optimization for Two-Level Caches |
| サブタイトル（和） | |
| キーワード(1)（和/英） | キャッシュメモリ / cache memory |
| キーワード(2)（和/英） | バス幅 / bus width |
| キーワード(3)（和/英） | キャッシュシミュレーション / cache simulation |
| キーワード(4)（和/英） | キャッシュ最適化 / cache optimization |
| キーワード(5)（和/英） | バス幅最適化 / bus width optimization |
| 第 1 著者 氏名（和/英） | 渡辺 信太 / Shinta WATANABE |
| 第 1 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 2 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 3 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 3 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 4 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 発表年月日 | 2009-12-02 |
| 資料番号 | VLD2009-48,DC2009-35 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | 316 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |