Print edition: ISSN 0913-5685
[TOP] | [2006] | [2007] | [2008] | [2009] | [2010] | [2011] | [2012] | [Japanese] / [English]
VLD2006-6
Bottom-up Equivalence Checking for SpecC Programs
Subash Shankar（City Univ. of New York）・○Masahiro Fujita（Univ. of Tokyo）
pp. 1 - 6
VLD2006-7
動作合成前後の設計記述に対する記号シミュレーションによる形式的等価性検証の検討
○松本剛史・小松 聡・藤田昌宏（東大）
pp. 7 - 12
VLD2006-8
値独立なシミュレータカーネルを用いた3値論理シミュレータの実装
○和田崇臣・日比野 靖（北陸先端大）
pp. 13 - 18
VLD2006-9
テスト生成における間接含意の効率的な生成方法
○吉村正義（福岡知的クラスター研）・梶原誠司（九工大）・松永裕介（九大）
pp. 19 - 23
VLD2006-10
Power-Conscious Microprocessor-Based Testing of System-on-Chip
○Fawnizu Azmadi Hussin・Tomokazu Yoneda（NAIST）・Alex Orailoglu（Univ. of California）・Hideo Fujiwara（NAIST）
pp. 25 - 30
VLD2006-11
相関演算結果を用いた8-VSBイコライザの面積削減
○河嶋和美・小西悠介・橋口裕介・山本 優・沼 昌宏（神戸大）
pp. 31 - 36
VLD2006-12
整数乗算器の消費電力と遅延について ～ Wallace Tree, Dadda Treeの比較 ～
○橘 昌良（高知工科大）
pp. 37 - 40
VLD2006-13
90nmCMOS回路における遅延および電力ばらつきの実測と解析
○山口聖貴（九大）・Yang Yuan（西安理工大）・樽見幸祐・坂本良太・室山真徳・石原 亨・安浦寛人（九大）
pp. 41 - 46
今後、次の点を修正する予定です。(1)欠けている表紙画像・奥付画像を補完いたします。(2)欠けている発行日の情報を補完いたします。
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．