*************************************************
　平成16年8月電子情報通信学会SDM研究会
*************************************************
シリコン材料・デバイス研究専門委員会
研究専門委員長　堀口 文男

************** (テーマ) ***********************
「VLSI回路、デバイス技術(高速、低電圧、低電力)」
********************************************
【日時】
８月１９日（木）　08:30 - 17:55
８月２０日（金）　08:30 - 17:20

【会場】北見工大
〒090-8507 北海道 北見市公園町165番地
Tel:0157-26-9347　Fax:0157-26-9344
北見工業大学　情報システム工学科　鈴木 正清
E-mail: masakiyo@cs.kitami-it.ac.jp

【会場へのアクセス】
・女満別空港から:車を利用して40分、連絡バスを利用して55分
・北見駅から:車を利用して8分、バス(三輪~小泉線)を利用して10分
※バス利用の場合、「工大前」下車後、徒歩5分
詳細:http://www.kitami-it.ac.jp/outline/place/place.html

【オーガナイザー】入江 直彦(日立中研)

◆プログラム◆

●８月１９日（木）

8:30
1. One-hot-spotブロック符号を用いたネットワーク・ルータ向け大容量・低電 力ダ イナミックCAM
○半澤 悟,阪田 健(日立),梶谷 一彦(エルピーダメモリ),竹村 理一郎,河原 尊 之(日立)

8:50
2. 従来型メモリセルの1/3の面積を実現する縦型MOSを用いた4トランジスタSRAM セル
○小田部 晃,長田 健一(日立),北井 直樹(日立超L),藤岡 美緒,蒲原 史朗, 茂庭 昌弘, 森田 貞幸,斉藤 良和(ルネサステクノロジ)

9:10
3. SOIを用いた低電力SoC向けSRAMメモリセル
○山岡 雅直,長田 健一,土屋 龍太,堀内 勝忠,木村 紳一郎,河原 尊之(日 立)

9:30
4. 4Gb AG-AND型フラッシュメモリにおいて16MB/sを実現する多値高速書込み技 術
○大津賀 一雄,倉田 英明,笹子 佳孝,有金 剛,河村 哲史,小林 孝(日立),池 田 良広, 佐藤 聡彦,小堺 健司,野田 敏史,清水 雅裕,土屋 修,古沢 和則((株)ルネサステ クノ ロジ)

9:50
5. メモリジェネレータを用いたバンク型マルチポートメモリの速度・面積評価
○浅生 宗隆,井上 智宏,弘中 哲夫(広島市大),マタウッシュ ハンス,小出 哲士 (広島大)

10:10 - 10:25 休憩(15分)

10:25
6. （特別招待講演）リコンフィギャラブル・ハードウェアの動向
○末吉 敏則(熊本大)

11:10
7. AD融合回路方式による画素並列型ガボールフィルタLSI
○森江 隆(九工大),梅澤 淳(株式会社エイアールテック),岩田 穆(広島大)

11:30
8. 適応的に処理回数を最小化する高速動きベクトル検出(ME)法とこれを適用したCMOS-ME回路の開発
○小林 伸彰,渡邊 友樹,榎本 忠儀(中央大)

11:50
9. アナログ・デジタル混在技術を用いた実時間画像ベクトル生成プロセッサ
○山崎 英男,八木 雅和,柴田 直(東大)

12:10 - 13:00　昼食(50分)

13:00
10. 0.25μmCMOSを用いた1.25Gbit/sバーストモード光送受信LSIの開発
○西村 佳壽子,木村 博,渡邉 学,長井 哲也,野嶋 一宏,後明 一聖,高田 正 人,岩 本 光浩,浅野 弘明(松下)

13:20
11. 5-6.4Gbps 12チャネル プリエンファシス及びイコライザ内蔵トランシーバ
○正木 俊一郎,東 裕人,木船 雅也(富士通研究所),松原 聡(富士通エルエス アイ ソリューション), 千葉 孝也(富士通),土肥 義康,山口 久勝,高内 英規,石田 秀樹,後藤 公太郎,田 村 泰孝(富士通研究所)

13:40
12. 10Gネットワークアプリケーションに対応した12.5Gbps Half-rate CMOS CDR の開 発
○高相 純,吉村 勉,近藤 晴房,東坂 範雄(三菱電機)

14:00
13. 誘導結合チップ間無線超配線用インダクタおよび送受信回路の解析と設計
三浦 典之,○溝口 大介,ユスミラズ ビンティ・ユスフ(慶大),桜井 貴康(東 大), 黒田 忠広(慶大)

14:20
14. ダイナミック協働型ドライブ技術を用いた双方向バスリピータの自動方向制 御方 式
○野村 昌弘,大澤 拓,武田 晃一,中澤 陽悦,廣田 義則,萩原 靖彦,西 直樹 (NEC)

14:40 - 14:55 休憩(15分)

14:55
15. （特別招待講演）低電力BluetoothシングルチップLSI -回路/無線アーキテ ク チャ/システムレベルの最適化-
○濱田 基嗣,石黒 仁揮,阿川 謙一,香西 昌平,小林 弘幸,グェン ドゥック, 下條 義満,羽鳥 文敏(東芝)

15:40
16. 位相ジッタ測定によるPLLジッタ性能の最適化手法
○道正　 志郎,柳沢 直志(松下)

16:00
17. 融通性のあるロボット制御向け7多重-2Gbpsを実現したCDMAシリアル受信チップ
○汐崎 充,向井 徹,小野 将寛,佐々木 守,岩田 穆(広島大)

16:20
18. フローティングゲートMOSCDMAマッチトフィルタにおける擬似並列マルチパス検 出アーキテクチャ
○中山 友之,山崎 俊彦,柴田 直(東大)

16:40 - 16:55 休憩(15分)

16:55
19. V-IおよびI-V変換回路を搭載した低消費電力スイッチトカレントCDMAマッチ トフィルタ
○中山 友之,山崎 俊彦,柴田 直(東大)

17:15
20. 基板渦電流を考慮したオンチップインダクタモデル
○藤島 実,木野 順(東大)

17:35
21. 高性能RF CMOS用の磁性体が堆積された薄膜Si基板チップ
○大黒 達也,佐藤 二尚,松尾 美恵,小島 健嗣,百瀬 寿代,石丸 一成,石内 秀美 (東芝)

●８月２０日（金）

8:30
22. 高時間分解能を持つ伝播遅延時間ばらつきのOn-Chip測定回路
○松本 高士(富士通研究所)

8:50
23. リーク電流と動作電力を低減できる電源スイッチ回路
○山下 高廣(STARC),藤本 徹哉(シャープ),石橋 孝一郎(ルネサス)

9:10
24. 高精度CMOS定電圧回路の開発
松田 敏弘,○南 隆一,金森 章,岩田 栄之(富山県立大),大曽根 隆志(岡山県 立 大), 山本 真也,伊原 隆,中島 茂樹(シキノハイテック)

9:30 - 09:45 休憩(15分)

9:45
25. （特別招待講演）閾電圧制御を用いた低電圧SOICMOSデバイス技術
○前川 繁登,一法師 隆志,犬石 昌秀,大路 譲(ルネサンス)

10:30
26. 極薄SOI MOSFETにおけるしきい値電圧のばらつきと移動度の振る舞い
○筒井 元,齋藤 真澄,南雲 俊治,平本 俊郎(東大)

10:50
27. 短チャネルlow-Fin FETの基板バイアス係数における角の効果
○南雲 俊治,平本 俊郎(東大)

11:10
28. 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント
○東郷 光洋,深井 利憲(NEC),中原 寧,小山 晋,真壁 昌理子,長谷川 英司, 永瀬 正俊, 松田 友子,坂本 圭司,藤原 秀二,後藤 啓郎(NECエレクトロニクス),山本 豊二, 最上 徹(NEC), 山縣 保司,今井 清隆(NECエレクトロニクス)

11:30
29. ヘテロソース構造MOSFETにおけるチャネルへの高速電子注入
○水野 智久(MIRAI-AIST),杉山 直治,手塚 勉,守山 佳彦,中払 周 (MIRAI-ASET), 前田 辰郎,高木 信一(MIRAI-AIST)

11:50
30. 不純物偏析を利用した低障壁ショットキートランジスタの提案と実験検証
○木下 敦寛,土屋 義規,八木下 淳史,内田 建,古賀 淳二(東芝)

12:10 - 13:00 昼食(50分)

13:00
31. （特別招待講演）低消費電力対応65nmノードCMOSプロセス:LOP対応極浅接合技術、LSTP対応HfSiONトランジスタ技術
○大塚 文雄,峰地 輝,田村 泰之,佐々木 隆興,小崎 浩司,安平 光雄,有門 経敏 (Selete)

13:45
32. 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術
○安田 有里,君塚 直彦(NECエレクトロニクス),岩本 敏幸,藤枝 信次,小倉 卓, 辰巳 徹(NEC), 山本 一郎(NECエレクトロニクス),渡辺 啓仁(NEC),山縣 保司,今井 清隆(NECエ レク トロニクス)

14:05
33. 65nm世代以降のVdd,Vthのスケーリング指針の新規提案
○森藤 英治,吉田 毅,松田 聡,山田 誠司,野口 達夫,各務 正一(東芝)

14:25
34. 高応力を有する窒化膜使用によるMOSFETの駆動能力向上
○Pidin Sergey,森 年史,中村 亮,斎木 孝志,佐藤 成生,加勢 正隆,橋本浩 一 橋 本浩一(富士通)

14:45
35. hp22nm Node Low Operating Powrer(LOP)向けSub-10nmゲートCMOS技術
○安武 信昭,安達 甘奈,外園 明,小島 健嗣,青木 伸俊,宮野 清孝,松下 大介, 佐々木 俊行,大村 光広,石丸 一成,石内 秀美(東芝)

15:05 - 15:20 休憩(15分)

15:20 - 17:20
パネルディスカッション(120分)
CMOS回路の低電圧化はどうすすめるべきか
モデレータ　石橋孝一郎(ルネサス)

◎補足； 一般講演は、発表15分、質疑5分 特別招待講演は、発表40分、質疑5分

----------------------------------------------------
【 お問い合わせ先】

高柳　万里子(東芝）　mariko.takayanagi@toshiba.co.jp

---

☆SDM研究会今後の予定　［］内は発表申込締切日
●9月研究会
日程：9月27日（月）、28日（火）
場所：機械振興会館
テーマ：「プロセス・デバイス・回路シミュ レーションおよび一般I」
発表申込締切日：[7月16日]

SDM研究会ホームページにもどる