| 講演名 | 2014-05-29 ゲートレベルデュアルパイプライン型自己同期回路によるWallace Tree乗算器のSOTB65nmCMOSによる設計(回路・ゲートレベル,システム設計及び一般) 田村 雅人, 池田 誠, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 現代の技術の進歩により、大規模集積回路におけるトランジスタのサイズはますます小さくなってきている。だがその一方で、低電圧で動かしたり、高信頼性を得たりするなど、高い性能を出すことがより難しくなってきている。この原因の一つとして、トランジスタの性能のばらつきが挙げられる。特に現在主流の同期回路ではばらつきによるタイミングマージンの問題が表面化してきている。そこで我々はこの間題を解決するために非同期回路に注目した。非同期回路にも様々な種類があるが、本研究では、ダイナミック回路を用いプリチャージにかかる時間を隠蔽して高速化するゲートレペルデュアルパイプライン型自己同期回路を用いた。今回はFDSOI65nmCMOSプロセスを利用してWallace treeアルゴリズムによる64bit乗算器を作成した。 |
| 抄録(英) | Thanks to recent advances, the size of transistor shrinks and degree of integration becomes high. But because of that advances, synchronous circuit has some problems. One of the problems is PVT variation. This problem increases timing margin and that decreases efficiency of calculation and power consumption. To solve this problem, we propose gate level dual pipeline self synchronous circuit. This circuit uses DCVSL and has precharge phase. In general, precharge phase causes loss of time but this circuit can conceal the overhead of precharge phase by using dual pipeline architecture. In this paper, we introduce Gate Level Dual Pipeline Self-Synchronous Wallace Tree Multiplier. We have designed and evaluated in FDSOI 65nm CMOS. |
| キーワード(和) | 自己同期回路 / デュアルパイプライン / Wallace Tree / 乗算器 |
| キーワード(英) | Self Synchronous Circuit / Dual Pipeline / Wallace Tree / Multiplier |
| 資料番号 | VLD2014-8 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2014/5/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ゲートレベルデュアルパイプライン型自己同期回路によるWallace Tree乗算器のSOTB65nmCMOSによる設計(回路・ゲートレベル,システム設計及び一般) |
| サブタイトル（和） | |
| タイトル（英） | SOTB 65nm CMOS Design of Gate-Level Dual Pipeline Self-Synchronous Wallace Tree Multiplier |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 自己同期回路 / Self Synchronous Circuit |
| キーワード(2)（和/英） | デュアルパイプライン / Dual Pipeline |
| キーワード(3)（和/英） | Wallace Tree / Wallace Tree |
| キーワード(4)（和/英） | 乗算器 / Multiplier |
| 第 1 著者 氏名（和/英） | 田村 雅人 / Masato TAMURA |
| 第 1 著者 所属（和/英） | 東京大学大学院工学系研究科電気系工学専攻 Department of Electrical Engineering and Information Systems, The University of Tokyo |
| 第 2 著者 氏名（和/英） | 池田 誠 / Makoto IKEDA |
| 第 2 著者 所属（和/英） | 東京大学大学院工学系研究科電気系工学専攻 Department of Electrical Engineering and Information Systems, The University of Tokyo |
| 発表年月日 | 2014-05-29 |
| 資料番号 | VLD2014-8 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 59 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |