| 講演名 | 2008-07-18 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用) 後藤 正和, 辰村 光介, 川中 繁, 中嶋 一明, 市原 玲華, 吉水 康人, 小野田 裕之, 長友 浩二, 佐々木 俊行, 福島 崇, 野町 映子, 犬宮 誠治, 青山 知憲, 小山 正人, 豊島 義明, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | ゲートファーストプロセスにより作製した極微細TaC_x/HfSiONデバイスにおいて、TaC_x組成がもたらすデバイス特性への影響を詳細に調査した。その結果、TaC_x中のTa組成プロファイル最適化により実現される適度なメタルゲート(Metal Gate)/高誘電率ゲート絶縁膜(High-k)界面反応が、High-k中の固定電荷抑制に効果的であり、デバイス特性の向上をもたらすことを明らかとした。さらに、High-k中の固定電荷抑制が、歪み印加効果の促進をもたらすことも明らかとした。絶縁膜中の固定電荷を排除したTaC_x/HfSiONデバイスと、従来の歪み印加技術のStress Memorization Technique (SMT)、Stress Liner (SL)とを組み合わせることで、高性能な極微細Metal Gate/High-kデバイスの作製に成功した。 |
| 抄録(英) | We report TaC_x/HfSiON gate stack CMOS device with simplified gate 1^ |
| キーワード(和) | メタルゲート / 高誘電率ゲート絶縁膜 / TaC / HfSiON / MOSFET / SMT / ストレスライナー |
| キーワード(英) | Metal Gate / High-k / TaC / HfSiON / MOSFET / SMT / Stress Liner |
| 資料番号 | SDM2008-147,ICD2008-57 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2008/7/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用) |
| サブタイトル（和） | |
| タイトル（英） | Impact of Tantalum Composition in TaC_x/HfSiON Gate Stack on Device Performance of Aggressively Scaled CMOS Devices with SMT and Strained CESL |
| サブタイトル（和） | |
| キーワード(1)（和/英） | メタルゲート / Metal Gate |
| キーワード(2)（和/英） | 高誘電率ゲート絶縁膜 / High-k |
| キーワード(3)（和/英） | TaC / TaC |
| キーワード(4)（和/英） | HfSiON / HfSiON |
| キーワード(5)（和/英） | MOSFET / MOSFET |
| キーワード(6)（和/英） | SMT / SMT |
| キーワード(7)（和/英） | ストレスライナー / Stress Liner |
| 第 1 著者 氏名（和/英） | 後藤 正和 / M. Goto |
| 第 1 著者 所属（和/英） | (株)東芝セミコンダクター社 Semiconductor Company, Toshiba Corporation |
| 第 2 著者 氏名（和/英） | 辰村 光介 / K. Tatsumura |
| 第 2 著者 所属（和/英） | (株)東芝研究開発センター Corporate R & D Center, Toshiba Corporation |
| 第 3 著者 氏名（和/英） | 川中 繁 / S. Kawanaka |
| 第 3 著者 所属（和/英） | (株)東芝セミコンダクター社 Semiconductor Company, Toshiba Corporation |
| 第 4 著者 氏名（和/英） | 中嶋 一明 / K. Nakajima |
| 第 4 著者 所属（和/英） | (株)東芝セミコンダクター社 Semiconductor Company, Toshiba Corporation |
| 第 5 著者 氏名（和/英） | 市原 玲華 / R. Ichihara |
| 第 5 著者 所属（和/英） | (株)東芝研究開発センター Corporate R & D Center, Toshiba Corporation |
| 第 6 著者 氏名（和/英） | 吉水 康人 / Y. Yoshimizu |
| 第 6 著者 所属（和/英） | (株)東芝セミコンダクター社 Semiconductor Company, Toshiba Corporation |
| 第 7 著者 氏名（和/英） | 小野田 裕之 / H. Onoda |
| 第 7 著者 所属（和/英） | (株)東芝セミコンダクター社 Semiconductor Company, Toshiba Corporation |
| 第 8 著者 氏名（和/英） | 長友 浩二 / K. Nagatomo |
| 第 8 著者 所属（和/英） | (株)東芝セミコンダクター社 Semiconductor Company, Toshiba Corporation |
| 第 9 著者 氏名（和/英） | 佐々木 俊行 / T. Sasaki |
| 第 9 著者 所属（和/英） | (株)東芝セミコンダクター社 Semiconductor Company, Toshiba Corporation |
| 第 10 著者 氏名（和/英） | 福島 崇 / T. Fukushima |
| 第 10 著者 所属（和/英） | (株)東芝セミコンダクター社 Semiconductor Company, Toshiba Corporation |
| 第 11 著者 氏名（和/英） | 野町 映子 / A. Nomachi |
| 第 11 著者 所属（和/英） | (株)東芝セミコンダクター社 Semiconductor Company, Toshiba Corporation |
| 第 12 著者 氏名（和/英） | 犬宮 誠治 / S. Inumiya |
| 第 12 著者 所属（和/英） | (株)東芝セミコンダクター社 Semiconductor Company, Toshiba Corporation |
| 第 13 著者 氏名（和/英） | 青山 知憲 / T. Aoyama |
| 第 13 著者 所属（和/英） | (株)東芝セミコンダクター社 Semiconductor Company, Toshiba Corporation |
| 第 14 著者 氏名（和/英） | 小山 正人 / M. Koyama |
| 第 14 著者 所属（和/英） | (株)東芝研究開発センター Corporate R & D Center, Toshiba Corporation |
| 第 15 著者 氏名（和/英） | 豊島 義明 / Y. Toyoshima |
| 第 15 著者 所属（和/英） | (株)東芝セミコンダクター社 Semiconductor Company, Toshiba Corporation |
| 発表年月日 | 2008-07-18 |
| 資料番号 | SDM2008-147,ICD2008-57 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 140 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |