| 講演名 | 2008-07-17 ロジックプロセス互換型SESOメモリセルによる低ソフトエラー(0.1FIT/Mb)、高速動作(100MHz)、長リテンション(100ms)の実現(低電圧/低消費電力技術,新デバイス・回路とその応用) 亀代 典史, 渡部 隆夫, 石井 智之, 峰 利之, 佐野 俊明, 伊部 英史, 秋山 悟, 柳沢 一正, 一法師 隆志, 岩松 俊明, 高橋 保彦, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | SESO (Single Electron Shut-off)トランジスタのプロセスを見直し、ロジックプロセス互換性を実現した。90nmロジックプロセスにより、SESOメモリとして初めてアレイの試作・評価を行い、ソフトエラーのシミュレーションも行った。その結果、0.1FIT/Mbのソフトエラー、100MHzのランダムサイクル、100msのリテンション特性を確認した。また、書き込みを高速化するキャッシュ方式やSESOトランジスタを用いた論理回路用ダイナミックラッチ回路の検討も行った。 |
| 抄録(英) | We proposed a fully logic compatible process for a single electron shut-off transistor (SESO). A 1-kb memory-cell array composed of SESO cells was fabricated with the 90-nm logic process for the first time. It features a 0.1-FIT/Mb soft error, 100-MHz random cycle, and 100-ms retention. In addition to a logic-compatible cell structure and a write-data caching scheme, a backup latch circuit with SESO transistors for logic application was also fabricated. |
| キーワード(和) | 混載メモリ / 3トランジスタセル / TFT / 低リーク電流 |
| キーワード(英) | Embedded memory / 3TR Cell / TFT / Low leakage current |
| 資料番号 | SDM2008-136,ICD2008-46 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2008/7/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ロジックプロセス互換型SESOメモリセルによる低ソフトエラー(0.1FIT/Mb)、高速動作(100MHz)、長リテンション(100ms)の実現(低電圧/低消費電力技術,新デバイス・回路とその応用) |
| サブタイトル（和） | |
| タイトル（英） | A Fully Logic-Process-Compatible, SESO-memory Cell with 0.1-FIT/Mb Soft Error, 100-MHz Random Cycle, and 100ms Retention |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 混載メモリ / Embedded memory |
| キーワード(2)（和/英） | 3トランジスタセル / 3TR Cell |
| キーワード(3)（和/英） | TFT / TFT |
| キーワード(4)（和/英） | 低リーク電流 / Low leakage current |
| 第 1 著者 氏名（和/英） | 亀代 典史 / N. Kameshiro |
| 第 1 著者 所属（和/英） | (株)日立製作所中央研究所 Centoral Research Laboratory, Hitachi, Ltd. |
| 第 2 著者 氏名（和/英） | 渡部 隆夫 / T. Watanabe |
| 第 2 著者 所属（和/英） | (株)日立製作所中央研究所 Centoral Research Laboratory, Hitachi, Ltd. |
| 第 3 著者 氏名（和/英） | 石井 智之 / T. Ishii |
| 第 3 著者 所属（和/英） | (株)日立製作所中央研究所 Centoral Research Laboratory, Hitachi, Ltd. |
| 第 4 著者 氏名（和/英） | 峰 利之 / T. Mine |
| 第 4 著者 所属（和/英） | (株)日立製作所中央研究所 Centoral Research Laboratory, Hitachi, Ltd. |
| 第 5 著者 氏名（和/英） | 佐野 俊明 / T. Sano |
| 第 5 著者 所属（和/英） | (株)ルネサス北日本セミコンダクタ Renesas Northern Japan Semiconductor, Inc. |
| 第 6 著者 氏名（和/英） | 伊部 英史 / H. Ibe |
| 第 6 著者 所属（和/英） | (株)日立製作所中央研究所 Centoral Research Laboratory, Hitachi, Ltd. |
| 第 7 著者 氏名（和/英） | 秋山 悟 / S. Akiyama |
| 第 7 著者 所属（和/英） | (株)日立製作所中央研究所 Centoral Research Laboratory, Hitachi, Ltd. |
| 第 8 著者 氏名（和/英） | 柳沢 一正 / K. Yanagisawa |
| 第 8 著者 所属（和/英） | (株)ルネサステクノロジ Renesas Technology Corp. |
| 第 9 著者 氏名（和/英） | 一法師 隆志 / T. Ipposhi |
| 第 9 著者 所属（和/英） | (株)ルネサステクノロジ Renesas Technology Corp. |
| 第 10 著者 氏名（和/英） | 岩松 俊明 / T. Iwanatsu |
| 第 10 著者 所属（和/英） | (株)ルネサステクノロジ Renesas Technology Corp. |
| 第 11 著者 氏名（和/英） | 高橋 保彦 / Y. Takahashi |
| 第 11 著者 所属（和/英） | (株)ルネサステクノロジ Renesas Technology Corp. |
| 発表年月日 | 2008-07-17 |
| 資料番号 | SDM2008-136,ICD2008-46 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 140 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |