| 講演名 | 2022-08-08 [Invited Talk] A 3.3-GHz 4.6-mW Fractional-N Type-II Hybrid Switched-Capacitor Sampling PLL Using CDAC-Embedded Digital Integral Path with -80-dBc Reference Spur 徐 祖楽(東大), 長田 将(東大), 飯塚 哲也(東大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | We present a type-II fractional-N hybrid switched-capacitor sampling PLL, using a capacitive digital-to-analog converter (CDAC) as a sampler and an analog adder receiving the digital integrator’s output. To guarantee sufficient CDAC settling time and filter switch-on time, we designed a synchronous timing generator utilizing the multi-modulus divider’s (MMDIV’s) inter-stage clocks. The prototype chip in 65-nm CMOS achieves −80-dBc reference spur, 236-fs integrated RMS jitter, and 4.6-mW power consumption, translating to −246-dB FoM. |
| キーワード(和) | |
| キーワード(英) | hybrid PLLsampling PLLfractional-NCDAC |
| 資料番号 | SDM2022-43,ICD2022-11 |
| 発行日 | 2022-08-01 (SDM, ICD) |
| 研究会情報 | |
| 研究会 | ICD / SDM / ITE-IST |
|---|---|
| 開催期間 | 2022/8/8(から3日開催) |
| 開催地（和） | オンライン開催に変更 現地開催(北海道大学百年記念会館)は中止 |
| 開催地（英） | |
| テーマ（和） | アナログ、アナデジ混載、RF及びセンサインタフェース回路、低電圧・低消費電力技術、新デバイス・回路とその応用 |
| テーマ（英） | Analog, Mixed Analog and Digital, RF, and Sensor Interface, Low Voltage/Low Power Techniques, Novel Devices/Circuits, and the Applications |
| 委員長氏名（和） | 高橋 真史(キオクシア) / 大見 俊一郎(東工大) / 秋田 純一(金沢大) |
| 委員長氏名（英） | Masafumi Takahashi(Kioxia) / Shunichiro Ohmi(Tokyo Inst. of Tech.) / 秋田 純一(金沢大) |
| 副委員長氏名（和） | 池田 誠(東大) / 宇佐美 達矢(日本エーエスエム) / 池辺 将之(北大) / 廣瀬 裕(パナソニック) |
| 副委員長氏名（英） | Makoto Ikeda(Univ. of Tokyo) / Tatsuya Usami(ASM Japan) / 池辺 将之(北大) / 廣瀬 裕(パナソニック) |
| 幹事氏名（和） | 宮地 幸祐(信州大) / 新居 浩二(TSMCデザインテクノロジージャパン) / 諏訪 智之(東北大) / 野田 泰史(パナソニック) / 小室 孝(埼玉大) / 下ノ村 和弘(立命館大) / 香川 景一郞(静岡大) / 徳田 崇(東工大) / 黒田 理人(東北大) / 船津 良平(NHK) |
| 幹事氏名（英） | Kosuke Miyaji(Shinshu Univ.) / Koji Nii(TSMC) / Tomoyuki Suwa(Tohoku Univ.) / Taiji Noda(Panasonic) / 小室 孝(埼玉大) / 下ノ村 和弘(立命館大) / 香川 景一郞(静岡大) / 徳田 崇(東工大) / 黒田 理人(東北大) / 船津 良平(NHK) |
| 幹事補佐氏名（和） | 塩見 準(阪大) / 吉原 義昭(キオクシア) / 久保木 猛(ソニーセミコンダクタソリューションズ) / 細井 卓治(関西学院大) / 二瀬 卓也(サンディスク) / 山下 雄一郎(TSMC) / 大倉 俊介(立命館大) / 竹本 良章(メムスコア) |
| 幹事補佐氏名（英） | Jun Shiomi(Osaka Univ.) / Yoshiaki Yoshihara(キオクシア) / Takeshi Kuboki(Sony Semiconductor Solutions) / Takuji Hosoi(Kwansei Gakuin Univ.) / Takuya Futase(SanDisk) / 山下 雄一郎(TSMC) / 大倉 俊介(立命館大) / 竹本 良章(メムスコア) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Integrated Circuits and Devices / Technical Committee on Silicon Device and Materials / Technical Group on Information Sensing Technologies |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | [Invited Talk] A 3.3-GHz 4.6-mW Fractional-N Type-II Hybrid Switched-Capacitor Sampling PLL Using CDAC-Embedded Digital Integral Path with -80-dBc Reference Spur |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / hybrid PLLsampling PLLfractional-NCDAC |
| 第 1 著者 氏名（和/英） | 徐 祖楽 / Zule Xu |
| 第 1 著者 所属（和/英） | 東京大学(略称：東大) The University of Tokyo(略称：UTokyo) |
| 第 2 著者 氏名（和/英） | 長田 将 / Masaru Osada |
| 第 2 著者 所属（和/英） | 東京大学(略称：東大) The University of Tokyo(略称：UTokyo) |
| 第 3 著者 氏名（和/英） | 飯塚 哲也 / Tetsuya Iizuka |
| 第 3 著者 所属（和/英） | 東京大学(略称：東大) The University of Tokyo(略称：UTokyo) |
| 発表年月日 | 2022-08-08 |
| 資料番号 | SDM2022-43,ICD2022-11 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | SDM-148,ICD-149 |
| ページ範囲 | pp.41-44(SDM), pp.41-44(ICD), |
| ページ数 | 4 |
| 発行日 | 2022-08-01 (SDM, ICD) |