| 講演名 | 2021-01-28 ［招待講演］InGaAsコアマルチシェルナノワイヤ/Si接合による垂直ゲートオールアラウンドトンネルFETの作製 冨岡 克広(北大), 蒲生 浩憲(北大), 本久 順一(北大), 福井 孝志(北大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本研究では，InGaAsナノワイヤコアマルチシェル(CMS)ナノワイヤ(NW)/Siからなるヘテロ接合を用いた縦型ゲートアラウンド構造型トンネルFET (VGAA-TFET)について報告する．CMS構造は，変調ドープ構造を有するInGaAs/InP/AlInP/InP多層膜構造で構成され，この構造による縦型TFET素子は，急峻なサブスレッショルド係数(SS)とオン電流の向上を示した．最小SS係数は，nチャネル動作で21mV/桁であった．また，この素子はFETの最大理論限界(38.5/V)を上回る高い伝達効率を低電流領域で示した(520/V)． |
| 抄録(英) | We demonstrate vertical gate-all-around (VGAA) tunnel FETs (TFETs) using InGaAs core-multishell (CMS) nanowire (NW)/Si heterojunction. The CMS structure was composed of modulation-doped InGaAs/InP/AlInAs/InP multi layers. The device showed current enhancement with a steep subthreshold slope (SS). The minimum SS was 21 mV/decade. The device showed high transconductance efficiency of around 520/V, which exceed the theoretical maximum limit for conventional FETs (38.5/V). |
| キーワード(和) | トンネル電界効果トランジスタ / ナノワイヤ / III-V / 縦型ゲートオールアラウンド |
| キーワード(英) | tunnel FET / nanowire / III-V / vertical gate-all-around |
| 資料番号 | SDM2020-52 |
| 発行日 | 2021-01-21 (SDM) |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2021/1/28(から1日開催) |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | 先端ＣＭＯＳデバイス・ プロセス技術（ＩＥＤＭ特集） |
| テーマ（英） | |
| 委員長氏名（和） | 平野 博茂(タワー パートナーズ セミコンダクター) |
| 委員長氏名（英） | Hiroshige Hirano(TowerPartners Semiconductor) |
| 副委員長氏名（和） | 大見 俊一郎(東工大) |
| 副委員長氏名（英） | Shunichiro Ohmi(Tokyo Inst. of Tech.) |
| 幹事氏名（和） | 森 貴洋(産総研) / 小林 伸彰(日大) |
| 幹事氏名（英） | Takahiro Mori(AIST) / Nobuaki Kobayashi(Nihon Univ.) |
| 幹事補佐氏名（和） | 野田 泰史(パナソニック) / 諏訪 智之(東北大) |
| 幹事補佐氏名（英） | Taiji Noda(Panasonic) / Tomoyuki Suwa(Tohoku Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Silicon Device and Materials |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ［招待講演］InGaAsコアマルチシェルナノワイヤ/Si接合による垂直ゲートオールアラウンドトンネルFETの作製 |
| サブタイトル（和） | |
| タイトル（英） | [Invited Talk] Vertical Gate-All-Around Tunnel FETs Using InGaAs Nanowire/Si with Core-Multishell Structure |
| サブタイトル（和） | |
| キーワード(1)（和/英） | トンネル電界効果トランジスタ / tunnel FET |
| キーワード(2)（和/英） | ナノワイヤ / nanowire |
| キーワード(3)（和/英） | III-V / III-V |
| キーワード(4)（和/英） | 縦型ゲートオールアラウンド / vertical gate-all-around |
| 第 1 著者 氏名（和/英） | 冨岡 克広 / Katsuhiro Tomioka |
| 第 1 著者 所属（和/英） | 北海道大学(略称：北大) Hokkaido University(略称：Hokkaido Univ.) |
| 第 2 著者 氏名（和/英） | 蒲生 浩憲 / Hironori Gamo |
| 第 2 著者 所属（和/英） | 北海道大学(略称：北大) Hokkaido University(略称：Hokkaido Univ.) |
| 第 3 著者 氏名（和/英） | 本久 順一 / Junichi Motohisa |
| 第 3 著者 所属（和/英） | 北海道大学(略称：北大) Hokkaido University(略称：Hokkaido Univ.) |
| 第 4 著者 氏名（和/英） | 福井 孝志 / Takashi Fukui |
| 第 4 著者 所属（和/英） | 北海道大学(略称：北大) Hokkaido University(略称：Hokkaido Univ.) |
| 発表年月日 | 2021-01-28 |
| 資料番号 | SDM2020-52 |
| 巻番号（vol） | vol.120 |
| 号番号（no） | SDM-352 |
| ページ範囲 | pp.13-16(SDM), |
| ページ数 | 4 |
| 発行日 | 2021-01-21 (SDM) |